УСТРОЙСТВО для ПРЕОБРАЗОВАНИЯ ПОСЛЕДОВАТЕЛБНОГО Советский патент 1972 года по МПК H03M9/00 

Изобретение относится к области вычислительной техники.

Известны устройства для преобразования последовательного кода в параллельный, содержащее запоминающий регистр на статических триггерах и двувходовые схемы совпадения по числу разрядов преобразуемого кода.

Из-за наличия краевых искажений импульсных сигналов известные устройства не обеспечивают надежной работы преобразователей при длительности информационных сигналов, близкой по величине к длительности синхроимпульса, так как увеличивается вероятность помех по соседнему каналу (разряду).

-При повышении скорости передачи в системе передачи данных требуется уменьшать длительность синхроимпульса или ставить жесткие требования к временной стабильности синхроимпульсов и импульсов информации. Этим ограничивается пропускная способность систем передачи с временным разделением.

Предлагаемое устройство отличается от известных тем, что, с целью повышения надежности, в случае, когда длительность информационных символов близка «ли равна по величине длительности синхроимпульсов, в устройстве используется прямой и инверсный сигналы последовательного кода и производится задержка информационного последовательного кода по отношению к синхроимпульсам на величину, не более иоловины длительности синхроимпульса.

На фиг. 1 показана схема устройства на 3 разряда; на фиг. 2 дана временная диаграмма работы схемы.

Взят крайний случай, т. е. длительность символа равна длительности синхроимпульса. В схеме «сиользованы потенциальные элементы. Сигнал информационной последовательности с длительностью импульса, равной длительности символа (телеграфный сигнал), поступает на вход / и далее на линию задержки 2. С выхода инвертора 3 снимается инверсный сигнал.

Задержанные прямой и инверсный сигналы поступают на схемы совпадения 4-9. Прямой сигнал идет на схемы совпадения 4, 6, 8, инверсный- на схемы совпадения 5, 7, 9. На вторые входы схем совпадений поступают синхроимпульсы, приходящие на входы 10, 11, 1 с распределителя синхроимпульсов. Пары схем совпадений 4и5, 6ii7, 8я9 образуют соответственно коммутируемые синхроимпульсами вентили.

Выходные сигналы каждой пары схем совпадений поступают на входы 1 и О статических триггеров 13, 14, 15. Из временной диаграммы видно, что в триггер каждого из разрядов в течение первой половины длительности соотваться ложный, т. е. соответствующий соседнему разряду, сигнал, но в течение второй половины занисывается сигнал, соответствующий значению данного разряда.

Из диаграммы следует, что в схеме допустим взаимный сдвиг синхроимпульсов и информационных сигналов в пределах задержки, которая создается схемой задержки 2.

На фиг. 2 (б, в, ж-ж) даны значения кодов на выходах устройства, на фиг. 2 (а) - на входе блока 1, на фиг. 2 (г-е) - синхроимпульсы на входе блоков 10-12.

Применение указанного устройства дает возможность повышать скорость передачи устройства в системах с временным разделением каналов без ухудшения помехозан1,ищенности по соседним каналам (разрядам).

Предмет изобретения

Устройство для преобразования последовательного двоичного кода в параллельный двоичный код для систем передачи данных с временным разделением каналов, содержаш,ее схемы совпадения прямого кода, управляющие входы которых соединены с выходами распределителя, а выходы - с единичными входами статических триггеров, отличающееся тем, что, с целью повышения надежности преобразования, оно содержит линию задержки, схемы совпадения инверсного кода и инвертор, выход которого подсоединен ко входам схем совпадения инверсного кода, управляющие входы которых соединены с управляющими входами схем совпадения прямого кода, а выходы соответственно с нулевыми входами статических триггеров, вход инвертора подключен через линию задержки к входной клемме.

18