1
Изобретение относится к области автоматики и вычислительной техники и предназначено для приоритетного выбора одного сигнала из нескольких.
Известно устройство для определения приоритета сигналов, содержащее приемный и промежуточный регистры, схему сборки, схемы совпадения, инверторы. Однако в таком устройстве при определенных временных соотношениях между входными сигналами и сигналом запуска не исключена возможность выработки ложного сигнала одновременно с приоритетным {из-за конечного времени распространения сигнала поразрядной блокировки).
Предложенное устройство отличается тем, что имеет в каждом разряде транзистор, коллектор которого соединен с входом выходной схемы совпадения того же разряда, с нагрузочным резистором и с эмиттером транзистора последующего разряда, а база через резистор - с выходом триггера предыдущего разряда промежуточного регистра. Эмиттер транзистора младщего разряда соединен с шиной нулевого потенциала, а база этого транзистора через резистор и элементы задержки - с шиной запуска.
Это позволяет упростить устройство и повысить его помехоустойчивость.
На чертеже показана блок-схема устройства.
Устройство содержит шины запуска /, сброса промежуточного 2 и приемного 3 регистра, входные разрядные- --i7,приемный регистр на триггерах 8-/i/, элементы J2 и 13 задержки,
вентили 14-17, промежуточный регистр на триггерах М-21, собирательную схе.му 22, транзисторы 23-26, резисторы 27-30, нагрузочные резисторы 31-34, выходные схемы 35-38 совпадения.
Устройство работает следующим образом.
В исходном положении все триггеры приемного (8-.//) и промежуточного (18-21) регистров находятся в нулевом состоянии, при котором правые плечи триггеров открыты, а левые закрыты. (Обратное состояние будем считать единичным). На шину / запуска устройства поступает уровень «О. Вентили 14-17 нормально открыты, поэтому вся информация, записанная в триггерах cS-)/ приемного регистра, однозначно переписывается в триггеры 18-2 нромежуточиого регистра. Так как в исходном положении приемный регистр сброшен в нулевое состояние, на выходе 39 (выход собирательной схемы 22) оказывается уровеЕ1ь «1 (уровень «1 - напряжение, близкое к напряжению питания). На выходах 40-43 наблюдается уровень «О, поскольку промежуточный регистр сброшен в нулевое состояние. Пусть на входные разрядные шины 4 и 6
приходят одновременно сигналы уровня «I.
название | год | авторы | номер документа |
---|---|---|---|
УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ПРИОРИТЕТНОСТИ УПРАВЛЯЮЩИХ СИГНАЛОВ | 1969 |
|
SU249770A1 |
Устройство для контроля цифровых узлов | 1981 |
|
SU1013960A1 |
Устройство для сопряжения абонентов с электронной вычислительной машиной | 1982 |
|
SU1076895A1 |
БКБЛЙОТЕК.Д | 1970 |
|
SU273520A1 |
Устройство контроля электропитания процессора | 1984 |
|
SU1188741A1 |
Устройство для сопряжения абонентов с электронной вычислительной машиной | 1983 |
|
SU1132283A1 |
ПРИЕМНИК ИМПУЛЬСНЫХ РАДИОСИГНАЛОВ И ИЗМЕРИТЕЛЬ УРОВНЯ ДЛЯ НЕГО | 1996 |
|
RU2097922C1 |
Распределитель на транзисторах | 1973 |
|
SU504302A1 |
АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО ПАРАЛЛЕЛЬНОГО | 1973 |
|
SU362295A1 |
Устройство контроля импульсных сигналов | 1981 |
|
SU1003323A1 |
Авторы
Даты
1973-01-01—Публикация