ВСЕСОЮЗНАЯ Советский патент 1973 года по МПК G11C19/00 

Изобретение относится к Ёычисли1ельной технике и может быть использовано для построения вычислительных машин. Известны асинхронные регистры сдвига, выполненные на двоичных потенциальных элементах «И - «НЕ, сложны по конструкции.

Для упрощения и повышения быстродействия в каждый разряд предлагаемого регистра сдвига включен троичный триггер с тремя установочными входами и тремя потенциальными выходами, состоящий из трех элементов , причем два выхода троичного триггера данного разряда использованы для информационной связи с двумя входами троичного триггера последу ощего разряда, а третий выход - для управляющей связи с третьим входом троичного триггера предыдущего разряда.

На фиг. 1 показана структурная схема четырех разрядов асинхронного регистра сдвига; на фиг. 2 - функциональная схема четырех разрядов предлагаемого асинхронного регистра сдвига; на фиг. 3 - минимальный вариант схемы асинхронного регистра сдвига, построенного на троичных триггерах с установочными входами. Асинхронный регистр сдвига содержит разряды асинхронного регистра сдвига /-4, потенциальные логические элементы 5-12; информационные входы 13 и 14 триггера, управляющий вход 15

триггера информационные вЫхОдЫ 16 и 17 триггера, управляющий выход 18 триггера.

Для пояснения принципа работы асинхронного регистра сдвига по его структурной схеме по фиг. 1 принимают следующую кодировку сигналов на выходах 16 и 17 каждого разряда 1-4:

ЛогическиеИнформационное комбинациизначение

10«единица 01«нуль

11«нет информации

Каждый разряд является элементом памяти, обеспечивающим сохранение одного из этих состояний. Нри наличии информации в разряде на его выходе 18 имеется потенциальный сигнал, который, поступая на вход 15 предыдущего разряда, удерживает его в состоянии «нет информации. Если разряд установлен в это состояние, то на его выходе 18 имеется потенциальный сигнал, разрешающий запись «нуля или «единицы в предыдущий разряд в соответствии с ситуацией на входах 13 и 14 последнего.

Пусть теперь разряд 1 находится в состоянии «О, а остальные - в состоянии «нет информации, тогда оказывается разрешенной запись информации в разряд 2. Как только информация перепищется в него, сигналом с

выхода 18 разряд / устанавливается в состояние «нет информации. Одновременно информация переписывается в разряд 3 и, как только это произойдет, сигнал с выхода 18 разряда 3 установит разряд 2 в состояние «нет информации, и так единица информации будет продвигаться по регистру до тех пор, пока не встретится разряд, а вход 15 которого подан сигнал, удерживающий его в состоянии «нет информации, тогда запись в этот разряд запрещена и продвижение информации прекратится. Таким образом, при полном заполнении регистра информация может располагаться в нем только через разряд, т. е. разряды, хранящие информацию, чередуются с разрядами, находящимися в состоянии «нет информации.

В предлагаемом устройстве (см. фиг. 2) каждый разряд включает в себя четыре потенциальных логических элемента , причем три из них, например 5, 6 и 7, образуют троичный триггер, а 8 - вспомогательный. Пусть в исходном состоянии все разряды находятся в состоянии «нет информации и на входы 13 и 14 подана логическая комбинация «11. Тогда на входах элемента 5 только логические «единицы, а, следовательно, на выходе логический «нуль, который, поступая на входы элементов 6 к 7, вызывает на нх выходах 16 и 17, логическую комбинацию «11.

То же относится к остальным разрядам.

Пусть теперь второй разряд, составленный из элементов 5, 6, 7 к 8, оказался в состоянии «пуль, тогда на выходе элемента 6 - логический «нуль, который поддерживает на выходе элемента 5 логическую «единицу, вследствие чего на выходе элемента 8 - логический «нуль, чем запрещается запись информации в предыдущий разряд, т. е. он удерживается в состоянии «нет информации. Но в таком состоянии регистр оставаться не может, поскольку, как только на одном из входов элемента 9 появится логический «нуль, на его выходе образуется логическая «единица и будет разрешена запись информации в разряд, вклкЗчающий в себя элементы 9-12. Одновременно с записью информации в этот разряд на выходе элементов 12 появится логический «нуль, когорый, поступая на входы элементов 6 и 7, опрокинет троичный триггер, образованный элементами 5, 6 v( 7, ъ состояние «нет информации. Таким же образом единица информации перейдет в следующий разряд и

т. д. Если окажется, что запись информации в очередной разряд запрещена подачей на его вход 15 логического «нуля, то передвижение единицы информации по регистру прекратится. Следует заметить, что применение четвертого

элемента «И - «НЕ, например 8, 12, логически не обязательно, а вызвано выбором логических элементов с логической мощностью по входам и выходам не более четырех. При наличии 5 входов и шести выходов у каждого

элемента «И - «НЕ схему асинхронного регистра сдвига можно реализовать с тремя элементами «И - «НЕ на разряд (см. фиг. 3). Особенностью такой схемы является то, что гашение информации в данном разряде после ее переписи в последующий разряд осуществляется логическим «нулем с одного из информационных выходов этого последующего разряда.

Предмет изобретения

Асинхронный регистр сдвига, выполненный на двоичных потенциальных элементах «НЕ, отличающийся тем, что, с целью упрощения устройства и повышения его надежности и быстродействия, каждый его разряд содержит троичный триггер, выполненный из трех элементов «И - «НЕ, причем два выхода троичного триггера каждого разряда

соединены с двумя информационными входами троичного триггера последующего разряда, а третий выход соединен с управляющим третьим входом троичного триггера предыдущего разряда.

13