ЧАСТОТНО-ФАЗОВЫЙ ДИСКРИМИНАТОР Советский патент 1973 года по МПК H03K9/06 

Изобретение относится к области автоматического управления и может быть использовано .для синхронизацнн вращеиия электроприводоп или колебаний электроииых геиераторов.

Известные частотно-фазовые дискриминаторы состоят из различающего и двух формирующих триггеров, соединенных через логические элементы с различающим триггером и сумматором. Однако эти дискриминаторы имеют существенный недостаток, заключающийся в иаличии «гистерезиса ири различении знака разности двух частот и недоиспользовании выходного сигнала но скважности.

Цель изобретения - исключение гистерезиса но частоте и уменьшение скважности выходных нмнульсов.

Для этого в предлагаемом дискриминаторе имеется второй различающий триггер н изменеиа схема включения элементов устройства. При этом первый различающий триггер иодключей к источнику измеряемой частоты, а второй- к источиику эталоиной частоты. Другие входы первого и второго различающих триггеров соединеиы через дифференцируюн1ие цепочки с обоими выходами соответственно первого или второго формирующего триггера. Оба выхода первого фор.мирующего триггера нодключеиы каждый совместно с одним из выходов первого различающего трнггера через элементы «И ко входам второго формирующего триггера.

Оба выхода второго формирующего тригге,ра подключены каждый совместно с одним из

выходов второго различающего триггера через элемеиты «И ко входам первого формирующего триггера.

Иа чертеже показана блок-схема дискриминатора.

Он состоит из различающих / и 2 и формирующих 3 и 4 триггеров- Измеряемый сигнал подается на вход триггера /, а эталонный сигнал от источника эталонной частоты 5- на вход триггера 2, Другие входы триггеров / и 2 соедииены через диффереицирующне цепи 5 и 7 с выходами триггеров 5 и 4. Оба выхода триггера 3 нодключены каждый совместно с одним из выходов трнггера / через логические элементы «И 8 ко входам триггера 4, а оба выхода триггера 4- каждый совместно с одним из выходов триггера 2 через элементы «И 9 ко входам триггера 3. Выходы формирующих триггеров 3 и 4 объедииены нри подшщи cyNLMaTOpa W, построенного на двух логических элементах «PI 11 и логическом элементе «ИЛИ 12.

Соед1щен11Я элементов дискриминатора обоснечивают четыре следующих статическнх состояния устройства, переход которых нз одного в другое осуществляется при ноступленин импульсов от источннков измеряемой или эталоиной частоты.

I- Синфазная память. Формирующие триггеры 5 и 4 находятся во взанмосиифазных по.ложениях (открыты оба левых или правых транзистора этих триггеров). При этом на выходе сумматора 10 имеется напряжение. Триггергл