ИА1т ^~, - -Я^-Шиблиотека_1*!&А.М. Кл. G 09Ь 7/02УДК 371.67(088.8) Советский патент 1973 года по МПК G09B7/02 

УСТРОЙСТВО для КОНТРОЛЯ ЗНАНИЙ УЧАЩИХСЯ

1

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в учебных заведениях при Изучении сложных схем автоматики, вычислительной техники, пнев.могидравлических и других видов схем.

Известны устройства для контроля знаний учащихся.

Однако та.кие устройства

не позволяют о-пределить .место ошибки, допущенной ,в коде ответа иа один (каждый) вопрос;

не обеспечивают самостоятельного формулирования ответа, так как в них используется способ формулирования ответа, основанный на выборе точного ответа «з нескольких .правильных и неправильных ответов, хранимых в памяти устройст)ва и выдаваемых контролируемому;

оценивают ответ на один волрос только по двухбальной системе, т. е. «есть ответ и «нет ответа, а для оценки знаний по двухбальной системе требуют задавать -неоколько вопросов;

не позволяют обнаружить ошибку в огнете на вопрос, связанную с нарушением последовательности ввода разрядов кода ответа (например, ири ответе на такие вопросы, ка.к: показать но контрольным точкам на заданной схеме путь прохождения сигнала или «шеречислить последовательность операции при вынолнен.ии работы и др.)

Схемы этих устройств относительно сложны.

Цель изобретения состоит в разработке схемы устройства, которая позволяла бы при относительной ее простоте расширить функциональные возможности устройства и повысить эффективность контроля при изучении работы схем автоматикой, вычислительной техники и последовательности действий, когда необходи.мо соблюдать последовательность ввода разрядов кода ответа. При этом устройство должно определять номера разрядов в многоразрядном конструктивном «оде ответа, в которых донущена ошибка.

В -предложенном устройстве эта цель достигается тем, что в «его введен блок локализации ошибок в ответе, один вход которого подключен к программно-коммутирующему блоку, а другой - к блоку ввода кода ответов, а выход его соединен с блоком индикации я блоком оценки ответа. Блок локализации ошибок в ответе выполнен в виде каналов по числу разрядов кода ответов, которые содержат последовательно соединенные ячейки: управления, анализа правильности ответа в данном разряде кода. Причем выход ячейки управления каждого канала подключен ко входу ячейки анализа правильности ответа и ко

входу ячейки управления исследующего канала, а выходные цепи Я .чейки схемы анализа подключены к одному из входов двухкодовой схемы «И, управляемой по второму :входу программно-коммутирующим бло.ком, выход которой подключен к входу запуска генерирующей ячейки.

На фиг. 1 изображена структурная схема устройства на фиг. 2 - функциональная схема блока локализации сшибок в ответе.

Предлагаемое устройство содержит блок ввода кода ответа /, программно-коммутирующий блок 2, блок локализации ощибок в ответе 3, блок индикации 4, блок оценки ответа 5, ячейки схемы управления 6, ячейки схемы анализа правильности ответа в данном разряде кода ответа 7, схемы «И S и генератор импульсов 9.

Устройство работает следующим образом.

Обучающийся набирает (вводит) последовательно разряд за разрядом, начиная со старшего, подготовленный код ответа в блок I. Блок 2 ПО одной ИЗ заданных ирограмм, заложенных IB нем, вырабатывает единичные сигналы последовательно на первом, втором и т. д. выходе блока, если ответ правильный, и с Нарушением этой последовательности, если ответ неправильный.

Со второго выхода блока I .при вводе каждого разряда КОда ответа подается импульс в блок 3. Блок , анализирует каждый разряд кода ответа и подает на блоки 4 и 5 сигнал о том, что в данном разряде кода ответа ощибки нет (есть).

Блок работает следующим образом.

В исходном состоянии ячеек 6 и 7 в первый разряд записана единица, в последующие - нуль.

В случае, если в коде ответа ошибки нет, ири нажатии кнопки ввода сигнал с выхода блока / поступает одноВ|ременно на входы блоков 2 и 3. Ячейка 6 переходит в состояние «О, и -на ее выходе появляется «1, которая переводит ячейку 7 первого (предыдущего) разряда в состояние «О, а ячейка 5 и 7 последующего разряда - в состояние «1.

При переходе ячейки 7 из состояния «1 в состояние i«0 на ее Выходе появляется «1, одновременно с которой на второй вход ячейки 5 поступает «1 с выхода блока 2. Сигнал «1 с выхода ячейки 8 запускает генератор импульсов 9, и загорается лампочка в блоке 4 (сигнал «Ошибки IB данном разряде нет).

Если в даНно-м разряде допущена ощибка.

ТО на второй вход ячейки 8 сигнал «1 с блока 2 не поступает.

На выходе ячейки 8 будет «О, генератор импульсов 9 не запускается, лампочка не горит. Это значит, что «Ошибка есть. Сигнал «1 с выхода ячейки 6 записывает «1 в ячейки 5 и 7 следующего ра зряда.

При вводе следующего разряда кода ответа Процесс повторяется. Так «ак ячейки 5 и 7 после ввода кода ответа по данному разряду переходят в состояние «О, повторный ввод исключается.

Это позволяет обнаружить ошибки, связанные с нарущением требуемой последовательности ввода кода ответа по разрядам.

После ввода всех разрядов кода ответа оказываются запущенными (находятся в режиме генерирования) те разряды ячеек генератора 9, где не была допущена ошибка. В блоке 4 лампочки в тех разрядах, где допущена ошибка, не горят. В блоке 5 совокупность сигналов с блока 4 по определенному алгоритму определяет оценку ответа и выдает ее в заданном виде (например, индикацией) обучающемуся.

Предмет изобретения

1.Устройство для контроля знаний учащихся, содержащее блок ввода кода ответов,

выход которого соединен с программно-коммутирующим блоком, блоком индикации, и блок оценки ответа, отличающееся, тем, что, с целью повыщения эффективности контроля

знаний и расширения функциональных возможностей устройства, в него введен блок локализации ошибок в ответе, один вход которого подключен к программно-коммутирующему блоку, а другой - к блоку ввода кода ответов, а выход его соединен с блоком индикации и бло,ко-м оценки ответа.

2.Устройство по п. 1, отличающееся тем, что, с целью определения ошибки в каждом

разряде кода ответа, блок локализации ошибок в ответе выполнен в .виде каналов по числу разрядов кода ответов, которые содержат последовательно соединенные ячейки управления, анализ1а правильности ответа в данном

разряде кода ответа, схемы «И и генератор импульсов, причем выход ячейки управления каждого канала подключен ко входу ячейки анализа правильности ответа и ко входу ячейки управления последующего канала.

L,