ПРИЕМНОЕ УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИИ Советский патент 1973 года по МПК H04L7/08 

1

Изобретение относится к электросвязи и может быть использовано, например, в аппаратуре с импульспо-кодовой модуляцией и временным делением каналов.

Известны приемные устройства цикловой синхронизации, содержащие дешифратор синхронизирующей комбинации (СК), выход которого подключен к одному из входов ключа непосредственно, а ко второму входу - через накопитель, причем выход ключа подсоединен к одному из входов счетчика цикла синхронизации, который, в свою очередь, управляет ключом и накопителем.

Однако в известных устройствах наблюдается потеря синхронизации при возникновении небольших дискретных фазовых сдвигов относительно истинного положения синхронизма, что ведет к снижению достоверности передаваемых сообщений.

Целью изобретения является повышение достоверности передаваемых сообщений.

Для этого дополнительный выход счетчика цикла синхронизации подключен ко входу блока формирования временных позиций, п выходов которого соответственно через схемы «И подсоединены к блоку изменения коэффициента деления, управляющему счетчиком цикла синхронизации, кроме того, выход накопителя дополнительно подключен к блоку формирования временных позиций, а выход дешифратора СК - к общему входу схем «И. Изобретение пояснено чертежами. На фиг. 1 приведена функциональная блоксхема устройства; на фиг. 2 - временная диаграмма, поясняющая его работу.

Приемное устройство цикловой синхронизации для цифровых систем связи содержит дешифратор 1 СК, ключ 2, счетчик 3 цикла синхронизации, накопитель 4, блок 5 формирования временных позиций, блок 6 изменения коэффициентов деления и схемы «И 7 (п схем). Устройство работает следующим образом.

Принятый сигнал поступает на дешифратор 1 СК, на выходе которого появляется отклнк всякий раз, когда на его входе появляется комбинация типа СК. В режиме поиска первый же отклик дешифратора 1 СК замыкает

ключ 2, который с этого момента начинает пропускать последовательность тактовых импульсов на вход счетчика 3, отсчитываюшего интервал времени, равный циклу синхронизации. По окончании этого интервала времени

импульсом со счетчика 3 ключ 2 размыкается, и если в этот момент с дешифратора 1 СК отклика не появится, то ключ 2 остается разомкнутым до появления последующего отклика. При этом тактовые импульсы в течсние этого промежутка времени на счетчик 3 не поступают, т. е. происходит смещение момента замыкания ключа 2 относительно временного положения в цикле синхронизации первого отклика. Такой процесс протекает до установления синхронизма, когда отклик с дешифратора 1 СК начнет появляться регулярно в каждом цикле синхронизации. При этом момент размыкания ключа 2 опережает момент его замыкания на долю периода тактовой -частоты так, что последовательность тактовых импульсов будет поступать на счетчик 3 непрерывно.

Импульсом со счетчика 3 по времени, совпадающему с моментом появления отклика с дешифратора I СК, производится анализ регулярности следования отклика в каждом цикле синхронизации и по поступлении на этой позиции а откликов в а последовательных циклах синхронизации включается накопитель 4, блокирующий ключ 2 в замкнутом состоянии. При этом синхронизм не будет нарушен, если в р последовательных циклах посылки СК будут сбиты. Одновременно с включением накопителя 4 включается блок 5 формирования. Максимальное число дискретных сдвигов, корректируемых в течение времени, пока накопитель 4 остается во включенном состоянии, зависит от длины песдвигаемой СК и определяется по формуле

-.

где я - число дискретных сдвигов, Y - длина несдвигаемой СК.

В соответствии с возможным числом дискретных фазовых сдвигов выбирается число схем «И, фиксирующих появление сдвига на одной из возможных позиций.

Рассмотрим работу узла коррекции для случая, когда п 7, при помощи временной диаграммы (см. фиг. 2).

На фиг. 2а и 6 приведено временное положение СК и импульса, контролирующего момент окончания СК и вырабатываемого счетчиком 3 в режиме синхронизма до появления фазового сдвига.

На фиг. 2 с, d, k, е, i, т приведены возможные положения СК при сдвиге на одну, две и три тактовые позиции соответственно влево и вправо от первоначального положения синхронизма.

На фиг. 2 d, f, h, j, I, n приведены импульсы, формируемые блоком 5 формирования временных позиций, поступающие на соответствующие схемы «И 7.

При появлении отклика с дешифратора 1 СК, совпадающего по времени с одной из выделенных позиций (появление сдвига относительно первоначального состояния синхронизма), блок 6 изменения коэффициентов деления

изменяет величину коэффициента деления счетчика 3. При сдвиге СК вправо коэффициент деления увеличивается, а при сдвиге влево - уменьшается в соответствии с величиной сдвига появления СК в групповом сигнале относительно импульсной позиции (см. фиг. 2Ь). На фиг. 26 приведены тактовые позиции, в которых может появляться СК.

Предмет изобретения

Приемное устройство цикловой синхронизации для цифровых систем связи, содержащее дешифратор синхронизирующей комбинации

(СК), выход которого подключен к одному из входов ключа непосредственно, а ко второму входу - через накопитель, причем выход ключа подсоединен к одному из входов счетчика цикла синхронизации, который, в свою очередь, управляет ключом и накопителем, отличающееся тем, что, с целью повышения достоверности передаваемых сообщений, дополнительный выход счетчика цикла синхронизации подключен ко входу блока формирования

временных позиций, п выходов которого соответственно через схемы «И подсоединены к блоку изменения коэффициента деления, управляющему счетчиком цикла синхронизации, кроме того, выход накопителя дополнительно

подключен к блоку формирования временных позиций, а выход дешифратора СК - к общему входу схем «И.

- Нн(рормсщи.онныв

Ри.г 1

Ш |5|Л7Г

тось/лки

ЮШШЗЖш.

пшшжш:

.MimiSLsMnL

П.

|7Т2Т5Г |5-ТоТ7|

Z