СТОХАСТИЧЕСКИЙ ИНТЕГРАТОР Советский патент 1974 года по МПК G06F17/18 G06F7/70 

Предлагаемое изобретение относится к области вычислительной техники и предназначено для интегрирования ,и преобразования случайной последовательности импульсов в цифровой код iB вероятностных вычисл.ительных устройствах, используемых для моделирования СЛОЖНЫХ систем.

Известны схемы стохастических интеграторов (основной функциональный или выходной элемент вероятностных машин), которые содержат генератор имнульсов, блок преобразования, выходы которого через схему «ИЛИ соединены с выходом ннтегратора и с первым входом реверсивного счетчика, второй вход которого соединен со входом интегратора, а выходы подключены соответственно к первым входам блока преобразования, .и многоразрядный датчик чисел, выходы .которого соединены соответственно со вторыми входами блока преобразования.

Основным недостатком таких схем является то, что используемые в них реальные датчики случайных чисел генерируют неравномерно распределенные числа, а это приводит к погрешности интегрирования входной случайной последовательности, что, а свою очередь, накладывает требование на точность вероятностных характеристик датчиков случайных чисел.

Для устранения указаиного недостатка

стохастические интеграторы значительно усложняются за счет введения дополнительного блока коммутации и выравнивания (схемы, уменьшаюшие отклонения вероятности знака от 0,5) случай)ых знаков в каждом разряде датчика.

Целью предлагаемого изобретения является повышение точности .интегрирования и упрощение схемы устройства, что достигается применением многовыходного управляемого вероятностного распределителя с регулируемым законом распределения, который обеспечивает изменение вероятности появления импульсов на его к выходах с коэффициентом

«взвешивания 2 в сторону старших разрядов устройства, где i О, 1, 2, ... ,к-1.

Изменение вероятности иоявления импульсов в такой закономерности на выходах вероятностного распределителя осуществляется путем регулировки на соответствующих управляемых входах этого распределителя импульсов.

iHa чертеже приведена функциональная схема стохастического интегратора, содержашая многовыходной управляемый вероятностный распределитель 1, генератор импульсов 2, блок преобразования 3, выполненный на импульсно-потенциальных вентилях 4, потенциальные входы (первые входы блока нреобразования) которых соответственно подключены

к выходам реверсивного счетчика 5, а и-мпульсные входы (вторые входы блока преобразования) - к выходам вероятиостиого распределителя, выходы блока преобразова.ния через схему «Р1ЛИ 6 соединены с выходом интегратора и с первым входом реверсивного счетчика, второй вход которого подклЕОчен ко входу интегратора.

Схема работает следующим образом.

Пр,и появлении случайной 1после,довательности импульсов на входе интегратора, т. е. на -втором счетном входе реверсивного счетчика, содержимое счетчи1ка будет у1величи1ваться. За счет этого имиульсно-потенциальные вентили 4, управляемые триггерами реверсивного счетчика, будут коммутировать несовместаые случайные последовательности импульсов (генерируемые многовыходным вероятностным .распределителем /), суммируются с помощью логической схемы «ИЛИ 6. Поэтому вероятность появления импульсов V на выходе схемы «ИЛИ (на выходе интегратора) в течение определенного интервала времени возрастает пропорционально содержимому реверсивного счетчика, т. е. обеспечивается процесс интегрирования входной случайной последовательности им-пульсов. Так -будет продолжаться до тех пор, пока входная и выходная, которая поступает на первый (.вычитающий) вх-о.д реверсивного счетчика, последовательности импульсов не сравняются. В этот момент схема находится в установивщемся режиме и в реверсивном счетчике хранится результирующий цифровой

код входной случайной последовательности гпшульсов .

|При уменьщении средней частоты импульсов на входе интегратора вероятность появления случайных импульсов на выходе интегратора также уменьщается, т. е. в устройстве обеспечивается следящий режим за счет цепи обратной связи. Если цепь обратной связи отсутствует в устройстве, то интегрирование возможно за фиксированный интервал времени.

Таким образом, благодаря использованию многовыходного управляемого вероятностного распределителя достигается существенное упрощение схемы, а за счет плавной регулировки на соответствующих управляемых входах - значительная точность.

Предмет изобретения

Стохастический интегратор, содержащий генератор импульсов, бло.к преобразования, выходы которого через схему «ИЛИ соединены с выходом интегратора и с первым входом

реверсивного счетчика, второй вход которого

соединен со входом интегратора, а выходы

подключены соответственно к первым входам

блока преобразования, отличающийся тем,

что, с целью повыщения точности и упрощения интегратора, он содержит управляемый вероятностный распределитель нмпульсов, вход которого соединен с выходом генератора импульсов, а выходы (подключены соответственно ко вторым входам блока нреобразов алия.

гп

1

-0

М