Стохастический интегратор Советский патент 1986 года по МПК G06F7/70 G06F7/64 

Изобретение относится к вычисли- тельной технике и может быть использовано при построении интегрирующи машин с последовательным переносом, стохастических вьгчислитель ных и модлирующих устройств.

Целью изобретения является расширение функциональных возможностей интегратора за счет интегрирования знакопеременных функций и образования выходов положительных и отрица- тельных приращений интеграла.

Сущность изобретения состоит в реализации с помощью группы элементов НЕЭКВИВАЛЕНТНОСТЬ и старшего разряда реверсивного счетчика двоично-кодового представления значений знакопеременной подынтегральной функции. В результате у предлагаемого интегратора.появляется свойство системы с двухлинейным стохастическим кодированием текущих значений подынтегральной функции в виде .случайной бернуллиевской последовательности импульсов на одном из двух выходов, положительных либо отрицательных приращений интеграла.

На фиг. 1 приведена структурная схема предлагаемого интегратора; на фиг. 2 - структурная схема элемента НЕЭКВИВАЛЕНТНОСТЬ; на фиг.З - временные диаграммы, поясняющие работу интегратора.

Стохастический интегратор содержит входы положительных 1 и отрицательных 2 приращений подынтегральной функции, реверсивный (h+l)-разрядный двоичный счетчик 3, элемент ЗАПРЕТ 4, суммирующий h -разрядный счетчик 5, группу h элементов НЕЭКВИВАЛЕНТНОСТЬ 6, (h+l) блоков 7 формирования потоков импульсов, каждый из которых содержит элемент И 8 и элемент ЗАПРЕТ 9, группу 10 элементов И, элемент ИЛИ 11, источник 12 случайного потока импульсов, вход 13 синхронизации, выходы положительных 14 и отрицательных 15 приращений интеграла.

Входы 1 и 2 интегратора соединены соответственно с сумирующим и вычитающим входами (h + 1)-го разрядного реверсивного счетчика 3. Выход (ь + 1 -mj-ro разряда реверсивного счетчика 3 через соответствующий элемент НЕЭКВИВАЛЕНТНОСТЬ 6 группы соединен с первым входом tn -го элемента И группы 10 ((TI 1 ,

15120

2,..,.,HJ. Вторые входы элементов НЕЭКВИВАЛЕНТНОСТЬ 6 группы объединены между собой и соединены с вько- дом старшего (h+l)-го разряда ре5 версивного счетчика 3 и с управляющими входами элементов И 8 и ЗАПРЕТ 9 (н + 1)-го блока 7 формирования. Выход источника 12 случайного потока импульсов через элемент ЗАПРЕТ 4

О соединен со счетным входом счетчика 5 , выход каждого из разрядов счетчика 5 соединен с объединенньми управляющими входами элементов И 8 и ЗАПРЕТ 9 соответствующего блока 7

15 формирования. Выходы элементов И 8 первых ti блоков 7 формирования сое- динены с первыми входами соответствующих элементов И группы 10, выходы которых соединены с входами эле20 мента ИЛИ 11, выход которого соединен с объединенными информационными входами элементов И 8 и ЗАПРЕТ 9 (h+ 1)-го блока 7 формирования. Выход элемента ЗАПРЕТ 9 hi -го бло25 ка 7 формирования соединен с объединенными информационными входами элементов И 8 и ЗАПРЕТ 9( l)-го блока 7 формирования (tri 1 , 2,.. , h - l) . Вход 13 синхронизации сое30 динен с управляющим входом элемента ЗАПРЕТ 4 и с объединенными информационными входами элементов И 8 и ЗАПРЕТ 9 первого блока 7 формирования .

35 Каждый элемент НЕЭКВИВАЛЕНТНОСТЬ 6 группы реализует логическую функцию вида Z с помощью типовых элементов И, ИЛИ, НЕ дискрет- . ной техники (фиг.2) и представляет

40 собой последовательно соединенные

элемент ЭКВИВАЛЕНТНОСТЬ и элемент НЕ.

Интегратор работает следующим образом.

Импульсы синхронизации с часто45 той ff. (фиг.Зб)с входа 13 поступают на информационные входы элементов И 8 и ЗАПРЕТ 9 первого блока 7 формирования. На управляющие входы этих же элементов И 8 и ЗАПРЕТ 9 поступает

50 двоичный сигнал Хфиг. первдго разряда счетчика 5, который работает в режиме пересчета случайного потока импульсов (фиг.За) источника 12 с интенсивностью Д . При этом для

55 надежного прохождения импульсов синхронизации через блоки 7 формирования вход счетчика 5 на время действия импульсов синхронизации с помощью

элемента ЗАПРЕТ 4 отключается от источника 12.

Поскольку среднее время пребывания элементов И 8 - 1 и ЗАПРЕТ 9-1 в открытом состоянии одинаково, то вероятности Р (1), Р, (0) событий, заключающихся в том, что импульс синхронизации появится на выходах элементов И 8-1 и ЗАПРЕТ 9-1 соответственно равны между собой и составляют полную группу событий Р, (l)+ Р,, (0) 1. Осюда следует, что Р, (1) Р, (0) 0,5. Кроме того, при вьтолнении условия Дд : обеспечивается независимость состояния первого разряда счетчика 5 в тактовые моменты:

t, -, h О, 1, 2(1)

си

Последовательность импульсов с вероятностью P/j (1) 0,5 их появле-; ния в тактовые моменты 1и(Фиг.Зг поступает на вход первого элемента И группы 10. Идентичная случайная последовательность импульсов (фиг.З) поступает на информационные входы элементов И 8 и ЗАПРЕТ 9 второго блока 7 формирования.

Работа второго блока 7 формирования аналогична работе первого блока 7.

Управляющим сигналом второго блока 7 является двоичный сигнал (фиг.Зе) с выхода второго разряда счетчика 5. Вероятности появления синхроимпульса на выходах элементов И 8-2 (фиг.5г; и ЗАПРЕТ 9-2 (ФИГ.ЗЗР) также равны между собой и составляют соответственно:

PI (Dj, Р, (0) Pi( 0,5-0,5 2 ;

Р,(0) Р, (0) Р2(0) 0,5--0,5

- О

- 1

где р() )- вероятности состояний второго разряда счетчика 5. С учетом того, что вероятности Рщ() PfT,CO) 0,5 одинаковы для всех (h- 1 , 2 ...hj блоков 7 формирования, вероятность появления синхроимпульса на входе элемента И группы 10 составит

Р(1) ит ГТ.

В процессе интегрирования на входы реверсивного счетчика 3 в унитарном коде поступают положитель

15120«

ные и отрицательные приращения подьм- тегральной функции. При этом подьмтв ральная функция может принимать как положительные, так и отрицательные 5 значения. Знак (+), (-) значений функции отображается состояниями старшего разряда реверсивного счетчика 3 Qj,, 0 либо соответственно. . Положительные значения подынтегральной функции в реверсивном

счетчике 3 представлены прямьм двоичным кодом ХПР , отрицательные - дополнительным двоичным кодом Хооп .

Преобразование дополнительного,.

двоичного кода Хп(,„ в прямой вы- полняет группа элементов НЕЭКВИВАЛЕНТНОСТЬ 6. В зависимости от состояния старшего (и + I) -го разряда реверсивного счетчика За, О

либо 1 каждый элемент НЕЭКВИВАЛЕНТНОСТЬ 6 группы передает состояние соответствующего разряда реверсивно- . го счетчика 3 на первые входы h элементов И группы 10 без инверсии либо с инверсией соответственно. Приближенное равенство Хаог ХПР справедливо с точностью до 2 и при больших значениях h 10-12 может рассматриваться как точное.

Таким образом, при любых значениях (положительных и отрицательных) подынтегральной функции на управляющих входах группы 10 элементов И действует двоичный код, который соотвествует абсолютным значениям ординат подынтегральной функции. Преобразование абсолютных значений ординат подынтегральной функции в стохастическую последовательность

импульсов (приращений интеграла) происходит следующим образом.

С выходов элементов И 8 первых ь блоков 7 формирования последовательности „ несовместных событий (сиихроимпульсов) с вероятностями их появления Руп 2, т ,п поступают на элементы И группы 10, где выполняются операции умножения: Pm- mi-hfinSo Рн,-й,,,где Q(a)- пря

мое (инверсное) состояние разрядов реверсивного счетчика 3.

Элемент ИЛИ 1.1 объединяет события (синхроимпульсы), появляющиеся на выходах h элементов И группы 10. и

Р(Хпр) а,

т: 1

- л г

(2)

Из (2) следует, что вероятность появления синхроимпульса на входе элемента ИЛИ 11 равна абсолютному значению ординаты подынтегральной функции, представленному в виде пра- вильной двоичной дроби I ХПР 0. Q. a-iа„. 0,1 , ho l,h .

С выхода старшего (n-t-l)-го разряда реверсивного Ьчетчика 3 информация о знаке подьитегральной функции -поступает на управляющие входы элементов И 8 и ЗАПРЕТ 9 (Ц + } - го блока 7 формирования и используется дпя подключения выхода элемента ИЛИ .11 к каналу положительньгх 14 либо отрицательных 15 приращений интеграла.

Фо.рмула изобретения

Стохастический интегратор, содержащий реверсивный (h + 1)-разрядньй двоичный счетчик, суммирующий и вычитающий входы которого являются соответственно входами положительных и отрицательных подынтегральных приращений интегратора, элемент ЗАПРЕТ, суммирующий h -разрядный двоичный счетчик, группу элементов И, вы- ходы которых подключены соответственно к входам элемента ИЛИ, о т л и - чающийс я тем, что, с целью расширения функциональных возможностей за счет интегрирования знакопе- ременных функций, он содержит источник сл}гчайного потока импульсов, группу из h элементов НЕЭКВИВАЛЕНТНОСТЬ, {h+ l) блоков формирования потоков импульсов, каждый из кото- рых состоит из элемента ЗАПРЕТ и элемента И, при этом h выходов реверсивного двоичного -счетчика подключены соответственно к первым входам элементов НЕЭКВИВАЛЕНТНОСТЬ группы, вторые входы которых объеди нены с первыми входами элемента И и

0

s

0

5 0 5 0 5

элемента ЗАПРЕТ (И + 1 -го блока формирования потоков импульсов и подключены к (ы- 1) -разрядному выходу, реверсивного двоичного счетчика, вторые входы элементов И и ЗАПРЕТ (h + 1)-го блока формирования потоков импульсов объединены и подключены к выходу элемента ИЛИ, а выходы элементов И и ЗАПРЕТ блока формирования потоков импульсов являются соответственно выходами отрицательных и положительных приращений интеграла интегратора, выход источника случайного потока импульсов соединен с -первым входом элемента ЗАПРЕТ, выход которого соединен со счетным входом суммирующего и -разрядного двоичного счетчика, а второй вход объединен с первыми входами элементов И и ЗАПРЕТ первого блока формирования потоков импульсов и подключен к вхоДу синхронизации интегратора, выход элемента И каждого из h блоков формирования потоков импульсов соединен с первым входом соответствующего элемента И группы, а вторые входы элементов И и ЗАПРЕТ в каждом блоке форг шрования потоков импульсов объединены и подключены к соответствующему из п выходов суммирующего п-разрядного двоичиого счетчика, выход элемента ЗАПРЕТ каждого предыдущего из h блока формирования потоков импульсов, кроме последнего, подключен к объединенным первым входам элементов И и ЗАПРЕТ последующего блока формирования потоков импульсов, выход эле- мента ЗАПРЕТ последнего h -го блока формирования потоков импульсов является выходом значения вероятности данного разряда, выходы h элементов НЕЭКВИВАЛЕНТНОСТЬ группы с первого по h -и подключены к вторым входам h элементов И группы с П -го по первый соответственно.

ТаЬмца j/«7ve/«(,,-A;

Ф14г2

Изобретение относится к вычислительной технике и может быть использовано при построении интегрирующих маоин, вероятностных вычислительных и моделирзпощих устройств. Цель изобретения - расширение фушсциональ- ных возможносте интегратора за счет интегрирования- знакопеременных функций и увеличения числа его выходов до дв. Интегратор содержит реверсивный счетчик т входы которого явл;. ются входами.устройства, элемент ЗАПРЕТ, суммирующий счетчик, группу элементов И, выходы которых соединены с входами элемента ИЛИ и вход синхронизации. Новьв4 является введение группы элементов НЕЭКВИВАЛЕНТНОСТЬ, группы каналов формирования потоков импульсов, каждый из которых содержит элемент И и элемент ЗАПРЕТ, источник случайного потока импульсов . Изобретение позволяет реализовать стохастический интегратор для знакопеременных функций (в том числе и для функций одного знака) , эффективно его использование в стохастических вычислительных и моделирующих устройствах, в которых в ходе работы требуется оперативно изменять параметры и структуру моделей в соответствии с заданной системой диффе- ; ренциальных уравнений. 3 ил. СО ел го