ЦИФРОВОЙ СПЕКТРАЛЬНЫЙ АНАЛИЗАТОР Советский патент 1974 года по МПК G06F17/18 G01R21/133 

1

Изобретение относится к технике статических измерений иараметров случайных нроцессов. Анализатор нредназначен для измерения оценки снектральной нлотности мощности.

Известные спектральные анализаторы косвенного тина, содержащие коррелятор, генератор гармонических колебаний, устройство умножения, интегратор и устройство унравления, сложны и недостаточно надежны.

В нредлагаемом цифровом снектральном анализаторе упрощение конструкции и увеличение надежности достигается тем, что блок памяти значений корреляционной функции соединен входами с информационными входами анализатора, а входами онроса с выходами разрядных элементов «И, первые входы которых подключены к младщпм разрядам регистра сдвига. Выходы блока памяти значений корреляционной функции подключены к входам цифрового генератора гармонических колебаний, состоящего из последовательно соединенных блока элементов «ИЛИ и двух сум.маторов. Причем первый сумматор соединен с вторым в прямом коде с соответствующим коэффициентом, а второй сумматор через блок элементов «ИЛИ соединен с первым сумматором в обратном коде с тем же коэффицентом передачи. Входы опроса сумматоров и вторые входы разрядных

элементов «И, подключенных к входу делителя частоты, соединенного выходом с шНпой сдвига регистра сдвига, через соответствующие элементы «И, первые входы которых подключены к отдельным входам управления анализатора, соедпнены с инверсным выхоДО|М старшего разряда регистра сдвпга.

На чертеже показана блок-схема предлагаемого анализатора.

Анализатор содержит цпфровой коррелятор с блоко.м / памяти значений корреляционной функции, состоящим из п (т + 1) разрядных накопителей; блок 2 элементов «ИЛИ, сумматоры 3 и 4, разрядные элементы «И 5, делптель 6 частоты, регистр 7 сдвига, информационные входы (S, входы 9. 10 п П управления п элементы «И 12, 13 и 14, С/п+1)-ые п (7+/+1)-ые разряды соответственно накопптелеп блока памяти коррсляцпонной фу.пгкцип и сумматоров являются 3 iaковыми. Выходы прямого кода нако1П1телей блока памяти корреляциопной функции совместпо с выходами 1пшерсного кода старщих разрядов сумматора 4 через блок 2, состоящпй из (/п+1)-го (л+1) входовых элементов «ИЛИ, связаны с входами младщпх разрядов сумматора 3, а выходы прямого кода знаковых разрядов накопителей блока памяти корреляционной функцип п инверсного кода знакового разряда сумматора 4 через блок 2

связаны с входами / старших и знакового разрядог, сумматора 3. Выходы прялого кода т старших разрядов сумматора 3 подключены к входам т младших разрядов сумматора 4, а выход прямого кода знакового разряда сумматора 3 подключен к входам старших и знакового разрядов сумматора 4.

Перед началом работы спектрального анализатора в блэ;:с / зафиксированы соответствемпо ДВОИЧГ1Е51С ординат корреляционном фупк.чи /,. (.г-1) Дт. .... /G (Дт). /.х-(0) исследуемого процесса х(1), сумматоры находятся нулевом состоянии, в делителе 6 заииса код числа М,- /( Дти,-, где К 2, Дт - шаг 5антовання корреляционной функции, СО; - анализируемая круговая частота: младший разряд регистра 7 находится в единичном состоянии, остальные разряды - в нулевом. Таким образом элементы «И 12 и i4 открыты ио своим первым входам, а элементы «И 5, за иcключeни ; соединенного с первым разрядом регистра 7, закрыты ио свонм нерв.(м входам.

Работой анализатора уиравляют три последовательности тактовых имиульсов ti

t-i, i::.

В такте /, на вход 9 подается импульс, который, пройдя элемент «И 12 и открытый по первому входу с первого разряда регистра 7 элемент «И ,5, производит опрос блока 1 памяти значений корреляциоиной функции и перезапись числа /G (п-1) Дт через блок элементов «ИЛИ в сумматор 3 из накоинтеяя блока иамятн знамени корреляционной функции, соедииенного через элемент «И 5 с младшим (первым) разрядом регистра 7.

В такте Ц на вход 10 иодается имиульс, который, пройдя элемеит «И 13, опрашивает сумматор 3 п переписывает код числа

/( (« - 1) Дт из сумматора. в сумматор .

В такте tz импульс, подаиный на вход //, пройдя элемент «И 14, оирашивает су.м.матор 4 ,н :иере1пи-сыаает код числау,1КхУ..

X С()Ат из сум.матора 4 через блок2элеMeirroc «ИЛИ в сумматор 3. При этом в сумматоре 3 фиксируется код числд

J

/(л-(-г-1)Дт.

/СЛ («-I) Дт

W

Рассмотренный цикл работы анализатора повторяется без изменений М, - 1 раз, Мгьп цикл работы анализатора отличается от рассмотренного выше тем, что тактовый П1 1иульс , производящий опрос накоиителя блока памяти корреляционной функции, через элемент 12 формирует импульс па выходе делителя 6 частоты, который через промежуток временп, равный длптельности задержки в делителе частоты, по окончании действия тактового импульса (i поступает на шину «сдвиг регистра 7 и производит сдвиг единицы из

0 первого разряда регистра во второй, Ирн этом элемент «И 5, соединеииый с младшим разрядом регистра 7, закрывается по иервому входу и открывается соседний элемент «И 5. Следующие М,- циклов иротекают аналогично

5 предыдущим, только тактовый нмнульс i проходит имеино этот элемент «И 5 и онрашивает соответствующий накопитель блока памяти корреляционной функции.

После опроса всех накопителей, т. е. через М;/г циклов работы анализатора, в (п+)-ом разряде регистра 7 фиксируется код единицы, элементы «И 12, 13 и 14 закрываются и работа анализатора ирекраидается. При этом в сумматоре 3 фиксируется код иско;мой ордииаты Сд. (ю;) аиектральной плотности мощности .процесса X(t).

В случае определе1П1я взаимной спектральной плотности мониюсти двух процессов в сумматоре 3 фиксируется код действительной частн, а в су.мматоре 4 - код мнимой части ординаты..

Предмет п з о б ) е т е и и я

6 Цифровой спектральный анализатор, содержащий блок иамяти значений корреляционной функцин, соединенный входа.ми с информационными входами анализатора, а входами оироса с выходами разрядпых элементов «И, нервые входы которых нодключены к младшим разрядам репгстра сдвига, отличающийся тем, что, с целью его уирощения, ои содержит последовательно соединенные блок элементов «ИЛИ и два сумматора,

причем выходы второго сумматора соединены с отдельной груииой входов блока элементов «Р1ЛИ, другие входы которого 1юдключены к соответствующпм выходам блока памяти значений корреляпионной функцни, а входы опроса сумматоров и вторые входы разрядных элементов «li, иодключенных к входу делителя частоты, соединенного выходом с шиной сдвига регистра сдвига, через соответствующие элементы «И, иервые входы которых подключены к отдельным входам управления анализатора, соединены с инверсным выходом старшего разряда регистра сдвига.

9 W Jtff