ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО-ДЕСЯТИЧНОГО КОДА В УНИТАРНЫЙ КОД Советский патент 1974 года по МПК H03M9/00 H03M7/46 

1

Изобретение относится к области автоматики и вычислительной техники и предназначено для преобразования двоично-десятичного кода «8-4-2-1 в унитарный (число-импульсвый) код.

Известен преобразователь из любой системы счисления в унитарный код, содержащий счетчик, работающий в исходной системе счисления (например, в двоично-десятичной), в который вводится дополнительный код преобразуемого числа, управляющий триггер и схему совпадения; на вход счетчика подаются тактовые импульсы до его переполнения; поскольку дополнительные коды двоично-десятичных чисел (дополпение до числа «10) не соответствуют их обратным «одам с до-нолнительной единицей, то для образования указанных дополнительных кодов требуются дещифраторы (по числу декад) -с девятью выхода ми.

Предложенное устройство отличается тем, что выходы каждой счетной декады соединены со входами соответствующей схемы дещифрации числа «щесть, выход которой соединен со счетным входом последующей старщей счетной декады, выход схемы дещифрации числа «шесть последней старшей декады соединен с нулевым входом управляющего триггера, единичный выход которого соединен с управляющими входами всех схем дешифрации числа «шесть.

Это позволяет упростить устройство. Схема устройства изображена на чертеже. Устройство содержит двоично-десятичный счетчик 1 на счетных декадах 2 (с весами «8-4-2-1), схемы 3 дешифрации числа «шесть., управляющий триггер 4 с установочным входом 5, схему совпадения 6 с шиной 7 подачи тактовых импульсов, выход 8, схему сборкп 9 с щиной 10 подачи единичного импульса, входные вентили 11, на которые через щины 12 подаются инверсные значения разрядов двоично-десятичного кода, шину записи 13, шину сброса 14. Устройство работает следую1цим образом.

Импульсом «Сброс по шппе 14 декады 2 двоично-десятичного счетчнка 1 устанавливаются в нулевое состояние. Имнульсом «Запись кода но шине 13 обратный код двоичнодесятичного кода по шинам 12 через входные

вентили 11 записывается в счетчнк 1. Затем импульс «Добавления единицы по шине 10 через схему сборки 9 поступает на счетный вход младшей декады 2 тем самым образуя дополнительный код в счетчике 1 (дополнение

до числа «15).

После этого импульс «Начало преобразования по входу 5 устанавливает управляющий триггер 4 в единичное состояние. С этого мо мента начинается нроцесс преобразования.

Наличие сигнала на единичном выходе тригrepa 4 разрешает прохоледение тактовых и.мпульсов с шины 7 через схему совпадения 6 к выходу 8 преобразователя и к счетному входу младшей декады 2 через схему сборки 9. 11рисутствием сигнала на единичном выходе триггера 4 также разрешается передача импульсов переполнения с выходов схем 3 в тот момент, когда в соответствуюш,их декадах 2 содержится число «шесть.

Поступление тактовых импульсов как на выход 8 преобразователя, так и па вход младшей декады 2 продолжается до появления импульса переполнения с выхода последней схемы о. С появлением числа «шесть в старшей декаде 2 (соответственно все декады 2 также будут содержать числа «шесть) появляется импульс переполнения на выходе последней схемы 3, который сбрасывает триггер 4, тем самым запреш,ая прохождение такювых импульсов на вход младшей декады 2 и на выход 8 преобразователя.

На этом цикл преобразования закапчивается. При появлении очередной информации на шинах 12 цикл повторяется.

Допустим, требуется преобразовать двоичнодесятичный код, значение младшей декады которого равно .( 0101.

После записи двоично-десятичного кода обратным кодом в двоично-десятичный счетчик 1 и добавления «единицы к нему, младшая декада 2 будет содержать число, разное:

(15-Л) + 1 .

С момента начала преобразования тактовые импульсы поступают как на вход младшей декады 2, так и на выход 8 преобразователя. Очевидно, что до появления импульса переполнения на выходе первой схемы 3 необходимо подать на вход младшей декады определенное число импульсов X. При этом с появлением числа «10 в декаде с помош,ыо внутренней обратной связи вычитается число «десять из содержимого младшей декады 2 (т. е. декада «обнуляется, как это выполняется в обычных двоично-десятичных счетчиках). Если учесть, что импульс переполнения на выходе первой схемы 3 появляется в тот момент, когда младшая декада 2 содержит число «шесть, то процесс можно описать таким образом:

(15-7V)-i--l+A-10 6 пли И+Х-10 6, откуда

Таким образом, число импульсов, поступивших на вход младшей декады 2 и на выход 8 преобразователя до момента появления импульса переполнения на выходе первой схемы 3, равно значению младшей декады преобразуе.моги двоично-десятичного кода. Импульсы переполнения с выхода первой схемы 3 поступают на вход последующей декады.

Процесс преобразования во всех остальных декадах 2 происходит аналогично.

Соответственно, число импульсов на выходе b преобразова1еля в 1ечение всего времени преооразованпя равно значению преобразуемого двоично-десятичного кода.

Ь момент записи числа «девять (1001), обратный код которого соответствует числу «шесть (UliU), в какую-лпоо декаду 2 на выходе соогветствуюш,ен схемы 3 появляется

ложпын импульс переполнения. Для нредотвращенпя таких ложных сигналов управляюш,ие входы всех схем 3 подключены к единичному выходу триггера 4.

Предмет изобретения

Преобразователь двоично-десятичного кода в уни-1арныи код, содержащий двоично-десятпчнын счетчик на счетных декадах, установочные входы которых соединены со входами соответствующих входных вентилей, управляющий триггер, единичный выход которого соединен со входом схемы совпадения, с

другим входом которой соединена шина подачи тактовых импульсов, схему сборки, входы которон соедипены с выходом схемы совнадения п шиной подачи единичного пмнульса, а выход схемы сборки соединен со счетным входом младшей счетной декады, схемы дешифрации числа «шесть по числу счетных декад, отличающийся тем, что, с целью упрощения устройства, выходы каждой счетной декады соединены со входами соответствующеп схемы дешифрации числа «шес1Ь, выход которой соединен со счетным входом последующей старшей счетной декады, выход схемы дешифрации числа «шесть последней старшей декады соединен с нулевым входом

управляющего триггера, единичный выход которого соединен с управляющими входами всех схем дешифрации числа «шесть.