ЧАСТОТНО-ИМПУЛЬСНОЕ МНОЖИТЕЛЬНО- ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО Советский патент 1974 года по МПК G06F7/68 

1

Изобретение относится к области аналоговой вычислительной техники и может быть использовано при построении специализированных вычислителей и устройств функциональной обработки частотной информации.

Известны частотно-импульсные множительно-делительные устройства, содержащ,ие двоичный умножитель частоты, одни входы схем совпадения которого подключены к выходам делителя частоты, а другие - к выходам реверсивного счетчика. Суммирующие и вычитающие входы реверсивного счетчика через схемы совпадения соединены с выходами двух логических триггерных колец, причем оба входа первого и один вход второго логических триггерных колец подключены к входам множительно-делительного устройства, а другой вход второго логического триггерного кольца соединен с выходом двоичного умножителя. Такие устройства имеют пониженную точность при выполнении деления и не могут выполнять множительно-делительные операции, если число входных величин больще трех.

В целях устранения указанных недостатков в множительно-делительное устройство введены дополнительные вычислительные блоки. Каждый вычислительный блок имеет логическое триггерное кольцо, выход которого через схему совпадения подключен к вычитающему входу реверсИВного счетчика. Выходы реверсивного счетчика соединены с входалМи схем совпадения двоичного умножения, выход которого подключен к входу вычислительного блока. Вычислительные блоки включены последовательно, т. е. выход каждого предыдущего вычислительного блока соединен с суммирующим входом реверсивного счетчика последующего вычислительного блока, кроме выхода последнего вычислительного

блока, который соединен с входами логических триггерных колец всех вычислительных блоков.

На чертеже показана блок-схема предлагаемого устройства.

Входная частота FI поступает на суммирующий вход реверсивного счетчика Ь,. На вычитаюн1ие входы реверсивных счетчиков Ь, la, . . ., In через схемы 2, 29, .... 2„ совнадепия с логических триггерных колец 3i, За, .. .,

Зп проходят соответственно входные частоты FZ, FB, . . ., Fn+i.

Выходы реверсивных счетчиков управляют работой двоичных умножителей 4i, 42. . . ., 4,г, на импульсные входы схем совпадения которых поступает частота с делителя 5 частоты. Частота с выхода схемы «ИЛИ умножителя 4i подается на суммирующий вход счетчика Ь, с выхода умнолсителя 42 поступает на суммирующий вход счетчика Ь и т. д., причем

частота с вы.хода умножителя 4„ поступает