ПЕРЕДАЮЩАЯ ЧАСТЬ СИСТЕМЫ ТЕЛЕИЗМЕРЕНИЙ Советский патент 1974 года по МПК G08C19/28 

Изобретение относится к телеме.хаиике и кокет быть ; спользозано в адаитивиых системах теле: 3,ере; ;1Й со сжатием даииых.

Известна передающая часть системы телеизмерений, содержащая датчики, выходы которых соединены со входами коммутатора, выход коммутатора подключен ко входу иреобразователя, «а 1алог-кса, выход которого соединен со входами буфер-иого стробирующего регистра и блока управления, один выход блока управления соединен со входом сч.итыва;п1я и Сб.роса буферного стробирующего регистра, остальные выходы блока управления подключены к кодообразователю адресов, выХиД которого связан со входом буфериого запоминающего устройства, а выход после|диего соединен с передатчиком через второй коммутатор.

Недостатком такой системы является больщой о-бъем кодовой иосыл.к) параметра, вызванный тем, ЧТО каждый раз передается его :иол,ное значение.

С целью усовершенствования известной передающей части огстемы телеизмерений в части сокращения времени передачи информации при сохранении ее аостоверности путем реализации передач.и приращений с иакопле.нием в пределах т разрядов и рационального построения телеметрического кадра в передающую часть введен дещифратор кода суммарного приращения, входы таторого соединены с выходам; //г младших разрядов йуферного стробирующего регистра, буферное запоминающее устройство выполнено в ви.е 2 параллельных зетзей, входы которых открываются с;1гнала 1 с одно-нменных выходов аещифратора, с: гнальные входы всех ветвей соадинены параллельно и подключены к выходу кодообразователя адресов, а с 1гнальный вход 2 -ветв:. ссед1 меи, кроме того, с выходами старщих, ;;ачи11ая с (/;г+1)-го, разр}-;дов стробирующего регистра. Выходные регистры каждой зетви могут быть дополнены разрядами формирова1 ия кода приращения, который при выборке информации из данной ветви передается один раз за щгхл.

Такая передающая часть обеспечивает распределение кодовых адресов параметров, значения которых существен; Ы, на позиции в теле.метрическом кадре, соответствующие текущему значению суммарного приращеиня этого параметра. При этом сами суммарные приращения могут не передаваться вовсе либо передаваться один раз с группой адресов параметров, и: еющнх одинаковое суммарпое приращение. Контрольная посылка пара.метра передается в моменты переполнения т младщ.их .разрядов и поэтому оказывается па т позиций К0)роче. На чертеже приведена фуН|Кциоиальная схема передающей части для случая /п 3 с дс11г;1фрато 5ом на логических элементах. Передающая часть содержит: датчики J, коммутаторы 2, преобразователь «аналог- .код 3, блок управления передачей 4, буферный стробирующнй ре1ИСтр о, кадообразователь адресов 6, буферное мно горегистровое .лпшающее устройство с автоматической перез.анлсыо 7, переаатчик с модулятором 8, дешифратор кода суммарного приращения 9, логические схемы «НЕ, «ИЛИ «И 10-12 соответственио.

В дешифраторе 9 выходы первых шести схем «ИЕ соединены СО входами разрешения занлои соответствующих ветвей буферного заломниающего устройства, выход последией схемы «НЕ соедипеи со входом разрешения заниси последней ветви буферного запоминающего устройства, на седьмую ветвь сигнал разрешения записи подается с четвертой схеTJ

мы «и, выхсаы третьей, второй и первой схем «И .соединены с снгиальными входами шестой, иятой и третьей схем «ИЕ, выходы схем «ИЛИ соединены со входами занрьта первой, второй, четвертой и седьмой схем «НЕ, ко входам первой, второй, третьей, четвертой схем «ИЛИ н третьей, второй, четвертой схем .«И подключены выходы соответственно второго-третьего, первого-третьего, первого-второго и первого-второго-третьего разрядов буферного регистра, сигнальные входы первой, второй, четвертой и входы запрета шестой, .пятой, третьей схем «ИЕ соединены с выходами соответственно нервого, второго, третьего разрядов регистра. Пр.и этом для формирования си/гнала «приращения с н.акоплением используется m (например, три) младших разрядов буферного стробирующего регистра, а формирова.ние телеметрического кадра осуществляегся в буферном запоминающем устройстве, имеющем 2 (напрнмер, восемь) параллельных ветвей. Дешифратор кода сум.м,арного приращения осуществляет выбор .соответствующей ветви .буферного заном и и а ющего устройства.

Передающая часть работает следующим образо.м.

Датч1ИКи 1 - 1,г поочередно с .высокой скоростью опрашиваются К01ммутатором 2i, снятые с них ;величины параметров преобразователем 3 преобразуются в двончный код, который поступает в буферный стробирующий регистр 5. Одновременно .величина последнего разряда кода поступает в блок управления 4 и сравнивает.ся с хранящимся там предыдущем значением последнего разряда этого же параметра. Если значен.ие разряда измеиИлось с О н.а 1 или наоборот, то управляющее устройств.о 4 подает сигнал считывания на буферный регистр 5 и на соответствующий вход кодообразователя адреса.

Если параметр изменился .менее, чем на шаг .квантования, то состоян.ие последнего разряда не изменится и блок управления 4 выдает управляющий спгнал на вход сброса буферного peirHCTpa 5.

Ио Сигналу считывания значения, записанные в т (трех) младших разрядах буферного регистра 5, постунают на соответствующ;1е входы дешифратора кода суммарных приращений. В зависим.ости от того, какое число записаио в т младшнх разрядах регистра 5, на ОД1НОМ из 2 выходов (кроме иоследнего) дещ.ифратора кода .суммарного приращения 9 сформируется сигнал разрешения записи, который открывает вход соответствующей ветви буфериого запоминающего устройства 7. В этой ветви з.анисывается адрес из.меренного параметра. Если же во всех т младш1х разрядах регистра 5 заиисаны нул.и, то управляющий сн.гнал сформируется иа последнем выходе дешифратора 9 и откроет вход последией ветви буфериого запоминающего устройства 7. В этой ветви, кроме адреса измеренного параметра, заиищется его .полное з.начение, за исключен.ием /п .лладших разрядов. .Код, заннсаиный в БЗУ, автоматически перезаписывается в выходной регистр или в бл ;жайщ-нй к нему свободный от ннформац; и, что обеспеч.ивает запоминаиие ветвей БЗУ от выхода iK входу. Ко .м.М|утатор 2 периодически опрашивает выходные регистры ветвей 7i-78 и пер-едает в модулятор 8 запрограммированный в последнем реги.стре код суммарного приращения и записанные в ветви адреса параметров, после чего переходит .на о.прос следующей ветв.и. Критерием перехода к сле.дующей ветви может быть выборка из ветви всех адресов )i;n-i некоторого заранее установленного нх количества.

Работа дешифратора кода приращений, собраиного по схеме, ириваденной на чертеже, может быть рассмотрена на примере для суммариого прйращения, р.авного единице. В этом случае в трех младших разрядах буферного .стробирующбго регистра 5 будет занисано число 001. Следовательно, на сигнальный вход схемы запрета «НЕ /fj поступит единица, а на входы схемы созпа.деннй 11 придут нули (сигнала нет) и с ее выхода на схему lOi сигнал запрета не поступит, а значит схема lOi пропустит сигнал на вход разрешения защгси первой ветви БЗУ. Одновременно единица с первого разряда регистра 5 поступит иа входы запрета: схемы запрета 10 - непосредственно, а схемы запрета , 10 и - через схемы «Р1ЛИ //2, Ih, fh соответственно и запретит формирование сигналов разрешения записи для второй, четвертой, щестой и восьмой ветвей БЗУ. Так как во втором и третьем разрядах регистра 5 записаны нули, то по крайней мере на одном входе схем сов.паде}1ий 12i, 122, 12 12 сигнал будет отсут.ствовать. Следовательно, иа сигнальные входы схем запрета 10, 10,, 10 и на входы разреше.иня записи третьей, пятой, шестой и седьмой ветвей БЗУ силнал не пройдет. АнаЛ01ГИЧНО может быть рассмотрена работа дещифратора и при других значениях кода суммарного пр.иращеиия.

Таким образом, передающая часть обеспечизает передачу суммарных (в пределах т разрядов) пр; ращен11Й в те моменты, когда одпночмое пр1 ращепие оказы вается равным порогу квантования или превышает его, а прп переполнениях разрядов «акоплеппя - полпых значении параметров. Дополнительное сжатие ос 1 цествляется путем передачи адресов параметров, имеющих адииаковое приращение, с одной для группы таких адресов кодовой посыл.кой суммарного пр-иращения, а полного значения параметров - без т младщих разрядов.

В связи с тем, что возникающие при этом резервы времени оказываются существенно больще, чем при передаче полных значений всех существенных выборок, то передающая часть может содержать песколько групп датчиков (/1-/„), каждая со своим преобразователем 3, устройством управления 4 и буферным регистром 5. При этом выходы всех буферных регистров 5 подключаются ко входам дешифратора кода суммарных приращеиий 9 п восьмой ветви ЗУ Zs через развязывающие пепи, а начало такта опроса и измерения параметра каждой следующей группы должно быть сдвинуто на время

- N

где tcp -время опроса параметра, включающее -формирование кода и его запись в соответствующую ветвь БЗУ;

Л - число :ЛруП1П ДаТЧИКО.В.

При этом Л -р,- ,

где М - общее количество параметров в группе,

L - среднее на цикл опроса количество параметров одной группы, принимающих значепия, подлежащие передаче.

В тех случаях, когда из-за неравномерного расположения параметров по уровням, подлежащим передаче, происходит существенпый сдвиг времени передачи отдельных параметров, в,месте с адресами может быть записано iSpeMH измерения параметра, для чего на блок времени подается считывающий сигнал, а его выходы соединяются со входами соответствующих разрядов всех ветвей БЗУ.

Предмет изобретения

1. Передающая часть остемы телеизмерений, содержащая датчик;, коммутаторы, преобразователь «аналог-код, буферный стробирующий регистр, блок управленпя передачей, кодообразователь адресов, буферное запоми41ающее устройство и передатчик с модулятором, отличающаяся тем, что, с целью повыщения достоверности п сокращения .времени передачи информации, в нее введеп деш ;фратор кода суммарного приращения, входы которого соединены с выходами т .младщих разрядов буферного стробирующего регистра,

буферное запоминающее устройство выполнено в виде 2 параллельных ветвей, входы разрешения записи этих ветвей соедииены с одноименными выходами дещифратора. сигнальные входы всех ветвей соединены параллельно и .подключены к выходу кодообразователя адресов, сигнальный вход последней (2) ветви соединен, кроме того, с выходами старших, начиная с (т+1)-то, разрядов буферного стробирующего регистра.

2. Передающая часть по п. 1, отличающаяся тем, что дешифратор выполнен на логических элементах «П, «ИЛИ, «НЕ, причем для трехразрядного кода приращения выходы nejjBbix шести схем «НЕ соединены с входами разрешения записи одноименных ветвей буферного запоминающего устройства, выход последней схемы «НЕ соединен с входом разрещения записи восьмой ветви, с входо.м разрешения записи седьмой ветв:г соединенвыход четвертой схемы «Н, выходы третьей, второй и первой схем «И соединены с сигнальнымн входамп шестой, пятой и третьей схем «НЕ, выходы схем «НЛП соединены с входами запрета первой, второй, четвертой

и седьмой схем «НЕ, к входам первой, второй, третьей, четвертой схем «ИЛИ и третье, второй, первой, четвертой схем «Н иодключены выходы соответственно второго-третьего, первого - третьего, первого - второго i пер1ВОГО - второго - третьего разрядов буферного регистра, сигнальные входы первой, второй, четвертой i входы запрета шестой, пятой, третьей схем «НЕ соединены с выходами соответственно (Первого, второго, третьего разрядов буферного строб руюшего регистра. «„т гt «...-1 ь.. г , ) f i-S Л- г--. Л-П гЛ -- ki 5 l-r--J -r-V t Ьт-V 4aj..j....5i iziziEizE-z S z,