Устройство для измерения погрешностей кодирования Советский патент 1974 года по МПК H03K13/18 

1

Изобретение относится к вычислительной технике и может быть иснол1 зовано для измерения ногрешностей аиалого-цифровых нреобразователей, широко исиользуемых в цифровой вычислительной, измерительной технике и системах связи с имиульсно-кодовой модуляцией.

Известно устройство, ири немощи которого может быть реализован способ измерения ногрешностей кодирования, основанный на том, что для получения средней или средней квадратической ногрешности, на вход нроверяемого нреобразователя подают пилообразное напряжение, а на выходе моменты смены кодовых комбинаций сравнивают с фронтами эталонной последовательности импульсов.

Известное устройство содержит генератор пилообразного нанряжения, фазовый детектор, устройство для преобразования, генератор эталонного шага, устройство выделения сиихроимпульса, дифференцирующие ценочки, сумматор и триггер.

Сравнение эталонной последовательности производится с последовательным выходом кода, для чего параллельный код преобразуется в последовательный.

Однако известное устройство не обеспечивает измерение любых величин погрешностей, вносимых каждым из разрядов преобразователя в отдельности.

Целью изобретения является обеспечение измерения любых но величине погрешностей, вносимых кащц.ъш из разрядов иреобразователя в отдельности.

Для этого в схему устройства введены эталонный преобразователь, управляющая схема, дополнительная схема «И, причем выходы разрядов эталонного преобразователя соединены с вторыми входами сумматора по модулю два, а старший разряд эталонного преобразователя, через управляющую схему и триггер подключен к выключающему входу эталонного преобразователя, вход которого соединен с выходом дополнительной схемы «И,

первый вход которой соединен с третьем выходом схемы управления, а второй-с первым выходом триггера.

На чертеже приведена блок-схема устройства.

Устройство для измерения погрешностей кодирования содержит проверяемый преобразователь 1, вход которого соединен с выходом генератора пилообразного напряжения 2, причем его вход, а также в.ход триггера 3 соедииены с выходом запуска устройства синхронизации 4. Другой вход триггера 3 соединен через управляющую схему 5 с выходом старшего разряда эталонного преобразователя 6.

Один из выходов триггера 3 подключен

к схемам «И 7-1-7-3, вторые входы которых

соединены с выходами иреобразователя 1. Второй выход триггера 3 подключен к входу сброса эталонного преобразователя 6. Выходы схем «И 7-1-7-3 соединены с сумматорами по модулю два 8-1-8-3, вторые входы которых соединены с выходами эталонного преобразователя 6. Выходы сумматоров по модулю два 8-1-8-3 соединены с входами выходных схем «И 9-1-9-3, вторые входы которых соединены с выходами последовательности эталонного шага устройства сияхронизации 4. К выходам схем «И 9-1-9-3 подключен сумматор 10.

Вход эталонного преобразователя 6 соединен с выходом схемы «И 7-4, к входу которой подсоединены выход последовательности эталонного шага устройства синхронизации 4 и выход триггера 3. Устройство синхронизации 4 запускает преобразователь 1 и имеет вход - «разовый запуск (см. чертеж).

Устройство работает следующим образом.

Импульсом от устройства синхронизации 4 запускается генератор 2 и пилообразное напряжение подается на вход проверяемого преобразователя 1. Этим же импульсом включается триггер 3, который открывает схемы «И 7-1-7-3. Выключение этих схем, а также эталонного преобразователя 6, выполненного на базе двоичного счетчика, производится импульсом, формируемым управляющей схемой 5 и триггером 3 из заднего фронта кодового импульса старшего разряда эталонного преобразователя 6.

На выходе схем .«И 7-1-7-3 появятся кодовые импульсы, соответствующие только прямому ходу лилообразного напряжения, а работа эталонного преобразователя 6, запускаемого последовательностью эталонного шага, формируемой в устройстве синхронизации 4, сфазирована с работой остальной части схемы. В этом случае на выходах эталонного преобразователя 6 будет формироваться простой параллельный код.

При идеальной работе кодовые группы от проверяемого преобразователя 1 и эталонного преобразователя 6 поступают одновременно на оба входа су.мматоров по модулю два 8-1- 8-3.

В случае возникновения ощибк-и в какомлибо разряде проверяемого преобразователя 1, т. е. смещения или даже пропадания кодового импульса относительно его идеального положения на соответствующем выходе эталонного преобразователя 6, на выходе соответствующего сумматора по модулю два 8-1, 8-2 или 8-3

появится импульс ощ-ибки, длительность которого будет пропорциональна смещению кодового импульса. Этот импульс ошибки поступает на вход одной из выходных схем «И 9-1, 9-2 или 9-3, на второй вход которых подается импульсная последовательность эталонного шага от устройства синхронизации 4. Тогда на выходе этой выходной схемы «И появляется пакет импульсов, число которых непосредственно зависит от величины смещения кодового импульса.

Предусмотрена возможность оценки преобразователя в целом. С -ЭТОЙ целью введен сумматор 10, который суммирует погрешности от различных разрядов преобразователя.

Устройство позволяет проводить измерение средних погрещностей, однако при эксплуатации устройства в режиме разового запуска (при котором устройство включается на один цикл) возможно измерение абсолютных погрешностей.

Предмет изобретения

Устройство для измерения погрешностей кодирования, содержащее генератор пилообразного папряжепия, устройство синхронизации, триггер, схемы «И, сумматоры по модулю два, выходные схемы «И и сумматор, причем первый выход схемы управления соединен с входом генератора пилообразното напряжения и с первым входом триггера, выход которого соединен с входами схем «И, выход генератора пилообразного .напряжения соединен с входом проверяемого АЦП, управляющий вход которого подключен к второму выходу схемы управления, а выход его через схемы «И, сумматоры по модулю два и выходные схемы «И подключены к сумматору, отличающееся тем, что, с Целью обеспечения измерения любых по величине погрешностей, вносимых каждым из разрядов преобразователя в отдельности, в пего введены эталонный преобразователь, управляющая схема, дополнительная схема «И, причем выходы разрядов эталонного преобразователя соединены с вторыми входами сумматоров по модулю два, а старший разряд эталонного преобразователя, через управляющую схему и триггер подклкэчен к выключающему входу эталонного -преобразователя, вход которого соединен с выходом дополнительной схемы «И, первый вход которой соединен с третьим выходом схеМы управления, а второй - с первым выходом триггера.

разовый запуск