Комбинационно-накапливающий сумматор Советский патент 1974 года по МПК G06F7/50 

Изобретение относится к области вычислительной техники и предназначено для арифиетического суммирования кодов чисел. Известен комбинационно-накапливающий сумматор, содержащий триг гер с раздельными входами и элемен ты И-НК, причем выход первой схе мы И-НЕ соединен с входом второй схемы K-HF,, выход которой связан с нулевым входом триггера и с первыми входами первой и третьей схем И-НЕ, выход третьей схемы И-НЕ соединен с единичным входом триггера и с первыми входами четвертой и пятой схем И-НЕ, вторые входы которых связаны с единичным выходом триггера, третьи входы подключены соответственно к шинам прямых значений сигнала переноса и второго слагаемого, выходы этих схем И-НЕ соединены соответственно с вторым и третьим входами первой схемы И-НЕ, а вто рые входы второй и третьей схем И-НЕ - с шиной генератора тактовой частоты. Цель изобретения - сокращение оборудования. Это достигается тем, что выход шестой схемы И-НЕ соединен с четвертым входом первой схемы И-НЕ и с третьими входами второй и третьей схем И-НЕ, выход седьмой схемы И-НЕ - с четвертым входом третьей схемы И-НЕ, а входы шестой и седьмой схем И-НЕ подключены соответственно к шинам прямых и инверсных значений сигналов переноса и второго слагаемого. На чертеже показана схема комбинационно-накапливающего сумматора. Элементы И-НЕ 1-7 образуют схемы И-НЕ, а элементы И-НЕ 8 и 9 - триггер с раздельными входами. Сигнал суммы у,снимается с клеммы 10, сигнал переноса в старший разряд - с клеммы II. Сигнал переноса С и инверсия сигнала переноса с/ из предыдущего (младшего) разряда поданы соответственно на клеимы 12 и 13, а сигнал второго слагаемого Xi и

его инверсия х - соответственно

на клеммы 14 и 15, Тактирующий сигнал «г поступает на клемму 16.

Элементы 1,,5,6 образуют комбинационную схему выработки сигнала п енрса. Поскольку в начальный момент такт ирующии сигнал : отсутствует, то на выходах схем И-НЕ 2 и 3 оказывается логическая единица и обратные связи о выходов этих элементов на входы схем И-йЁ 1,4, и 5 не влияют на формирование сигнала переноса. Б момент изменения состояния триггера памяти под действием тактирующего сигнала эти связи позволяют запомнить предыдущее значение : сигнала переноса на время действия тактирующего сигнала, т.е. сигнал переноса меняет свое значаРезульж

Клеммысуммирования

ние в тот момент времени, когда отсутствует тактирующий сигнал. Срабатывание схемы Й-НЕ 2 проис ходит в случае, если триггер находится в состоянии единица, а значение сигналов переноса и второго слагаемого не равны между собой. Аналогично, схема И-НЕ 3 срабатывает тогда, когда триггер находится в состоянии нуль, а значения сигналов переноса и второго слагаемого опять не равны между собой.

В таблице приведены значения выходных сигналов схем И-НЕ, а также результат суммирования ) снимаемый с клеммы 10, в зависимости от предыдущего состояния триггера изначений входных сигналов, позволяющие проследить все возможные ситуации, вознм кающие в процессе суммирования.

Значение выходных сигналов схем И-НЕ

ПРЕДМЕТ ИЗОБРЕТЕНИЯ Комбинационно-накапливающий сумматор, содержащий триггер с раздельными входами и элементы И-НЕ, причем выход первой схемы И-НЕ соединен с входом второй схемы й-НЕ, выход которой соединен с нулевым входом триггера и с первыми входами первой и третьей схем И-НЕ, выход третьей схеуы

ИЧ1Е соединен о единичным входом триггера и с первыми входами четвертой и пятой схем ИЧ1Е, вторые входы которых соединены с единичным выходом триггера, третьи входы подключены соответственно к шинаы прямых значений сигнала переноса и второго слагаемого, а выходы этих схем И-ИЕ соединены соответственно с вторым и третьим входаии первой схемы й-НЕ, вторые входы второй и третьей схем И-НЕ, соединены с шиной генератора гактовой частоты, отличающийся темл чтр с целью, сркращения Оборудования выход тестой схемы И-НЕ соединен с четвертым входом первой схемы Й-НЕ и с третъо

12

о о о

75 75 73 ими входами второй и третьей схем И-НЕ, выход седьмой схемы И-НЕ соединен с четвертым входом третьей схемы И-НЕ,а входы шестой и ,5, ./седьмой схем подключены соответственно к шинам прямых и инверсных значений сигналов переноса и второго слагаемого.