Импульсно-фазовый дискриминатор Советский патент 1974 года по МПК H03D13/00 

Й обр018ние относится к импульсной технике

Известен импульсно-фазовый дискриминатор, содержащий два фазовых различит эля, состоящих из триггера инвертора и схем И, и логическую схему ИЛИ.

Недостатком известного дискриминатора является наличие ошибки за счет времени срабатывания элементов.

С целью уменьшения ошибки дискриминации за счет времени срабатывания элементов в предлагаемый дискриминатор введены две линии задержки, каждая из которых включена между соответствующим входом дискриминатора и выходом триггера соответствующего импульсноуфазового различителя, при этом каждый вход дискриминатора подключен непосредственно ко входам инвертора и схемы И противоположного импульоно-фазового различителя.

На чертеже дана блок-схема предлагаемого устройства.

Устройство содержит линию задержки I, иыпульсно--фвговыв различвтбли и 3. в состав которых входят триггеры 4 и 5, инверторы ь и 7 и схемы И 8-II, линию задержки 12 и схему ИЛИ 13, входа И и 15 и выходы 16-18.

Устройство работает следующим об разом«

На линии задержки I и 12 постулают ыеандровые сигналы одинаковой частоты, причем сигнал, поданный на вход И, опережает сигнал, поступающий на вход 15, на величину, превышающую время задержки, которое обеспечивается линиями задержки. В этом случае на выходе 16 сигнал отсутствует, так как на вход схемы И 9 одновременно с меандровым сигналом поступает запрет с триггера f, управляющийся линией задержки 1 рхемой И 8, на которую/поступают задержанный меандровый сигнал с ли НИИ задержки I и инвертированный меандрОБый сигнал со входа 15, На выходе 18 появляется сигнал, так как в момент появления сиг.нала на входе 14 и первом входе схемы и II на второй вход ее подается положительный потенциал с выхода триггера 5, разрешающий прохождение сигнала на выход 18, а, еледоватбльно, и на выхода схемы ИЛИ 15 появляется сигнал, фиксируюший расхождение двух входных сигналов JO фазе на величину, превышающую время линии задержки. При опережении фазы второго сиг нала относительно первого на вели чину, превышающую время задержки линии I и 12, сигналы начинают поступать с выхода 16, так как в момент прохождения сигнала на вход 15 на выходе триггера 4 находится положительный потенциал. Когда величина расхождения фазы двух ыеандровых сигналов, посту хающих на входы, меньше величины времени задержки сигналов на линиях задержки, сигналы на выходах этсутствуют, так как в момент поотупления меандровых сигналов из ехемы И 9,11 на вторые их входы о триггеров поступает нулевой (запрещающий) потенциал, ПРЕДМЕТ ИЗОБРЕТЕНИЯ Импульсно-фазовый дискриминатор содержащий два импульсно-фазовых различителя, каждый из которых состоит ИЗ триггера, инвертора и двух логических схем И, и логиче скую схему ИЛИ, входы которой подключены к выходам соответствующей логической схемы И каждого из импульсно-фазовых различйтелей, на входы которого поданы входные сигналы, отличающийся тем,что,с целью уменьшения ошибки дискриминации, в него введены две линий задержки, каждая из которых включена между соответствующим входом дискриминатора и входом триггера соответстБущего Hil%HbCHo«-|a30Boro различителя, при этом каждый вход дискриминатора подключен непосредственно к входам инвертора и схемы И противоположного импульснофазового различитедш.

Г

1

Lj