Фазовый дискриминатор Советский патент 1978 года по МПК H03K5/18 

Изобретение относится к импульсной технике. Известен фазовый дискриминатор, содержсцций входной смеситель, на выходы которого поданы дискриминируемый и опорный сигналы, гран чные частотные фильтры, через которые выходы смесителя подключены к фазовому различителю, выполненному на туннельных диодах, и накопителыаай фильтр нижних частот, включенный на выходе tl| Однако точность работы такого дискриминатора недостаточна. Наиболее близким по технической сущности к изобретению является фазовый дискриминатор, содержащий фазовьй раэличитель, входы которого соединены с юккамк дискриминируемого и опорного меандрового сигналов, один из выходов соединен с первыми входами логического элемента ИЛИ и триггера блокировки, а второй выход подключен к одному входу второго логического элемента ИЛИ, формирователь сигнала рассогласо вания, один 1зход которого соединен с шиной высокочастотного сигнала, два других входа которого подключены к выходам логических элементов ИЛИ, второй вход второго из которых соединен с выходом логического элемента И, первый вход которого соединен с выходом триггера блокировки 21. Недостатком этого дискриминатора ЯЕТяетсп недостаточный частотный диапазон диcкpи rинaции. Целью изобретения является расширение частотною диапазона дискриминации. Поставленная цель достигается тем , что в предложенный фазовый дискрими- , натор, содержащий фазовый различитель/ -ВХОДЫ которого соединены с шинами дискриминируемого и опорного меандрог вого сигналов, один К5 выходов соеди нен с перв1 4И входами первого логического элемента ИЛИ и триггера блокировки, а второй выход подключен к; одному из- входов второго логического элемента ИЛИ, формирователь сигнала рассогласования, один вход доторого соединен с шиной высокочастотното сигнала, два других входа которого подклю чены к выходам логических элементов ИЛИ, второй вход первого из которых соединен с выходом логического элемента И, первый вход которого соединен с первым выходом триггера блокировки, введен дополнительный логический элемент И, первый вход которого соединен со вторым выходом триРгера блокировки и с дополнительным входом фазового различителя, второй вход соединен со вторым входом логического элемента И и шиной эталонног сигнала, а выхоя - со вторым входом

второго логического элемента ИЛИ. Второй вход триггера блокировки соединен со второй шиной эталонного сигнала.

Структурная схема фазового дискриминатора приведена на чертеже.

Фазовый дискриминатор содержит фазовый различитель 1, состоящий из логических элементов И 2, 3 и фазоинвертсч а 4, триггер блокировки 5, фсчрмирователь сигнала рассогласования 6, состоящий из триггера 7 и логического элемента И 8, логически элементы и 9, 10 и логические элементы ИЛИ 11,12.

Фазовый дискриминатор работает следующим образом.

На входную шину 13 поступают импульсы фронтов принимаемых посылок. Кроме того, на фазовый дискриминатор подаются сигналы, соответствующие временным интервалам эталонных посылок. На шину 14 поступает симметричный меандр с длительностью периода tr , равной длительности опорной посылки.

На шины 15 и 16 соответственно поступают импульсы, соответствующие середине и границам эталонных посылок, а на шину 17 - высокочастотные импульсы. С выхода 18 снимается сигнал рассогласования.

Если, импульс фронта окажется в первой половине эталонной посылки, он проходит на выход элемента ИЗ, в противном случае он проходит на выход элемента И 2.

Рассогласование между импульсом на выходе элемента И 2 и следующим импульсом границы эталонных посылок соответствует величине фазового рассогласования между принимаемым сигналом и эталонной посылкой при оставании, а рассогласование между им-пульсом границы эталонных посылок и импульсом на выходе элемента И 3 соответствует величине фазового рассогласования между эталонной посыл--кой и принимаемым сигналом при опережении.

Импульс с выхода элемента И 2 проходит через элемент ИЛИ 11 на вход установки триггера 7 формирователя величины рассогласования и на устаноку триггера 5 блокировки, на выходе которого формируются разрешающий потенциал для элемента И 10 и запрещающий потенциал для элементов И 3 и 9. Следующий импульс границы посылки, подаваемый на шину 16, проходит чере элемент И 10 и элемент ИЛИ 12 на вхо сброса триггера 7. На выходе триггер 7 формируется разрешакнций потенциал, : 1одаваемый на элемент ИЗ, на другой

вход которого проходят высокочастотны импульсы с шины 17. Таким образом, на выходе формирователя величины рассогласования б образуется пачка импуль,сов.

Импульс середины посылки, поступающий с шины 15, подается на сброс триггера блокировки 5,на выходе которого формируются разрешающий потенциал для элементов И 2 и 9 и запрещающий потенциал для элемента И 10. При опережении следующий импульс границы посылки, подаваемый на шину 16, проходит через элементы И 9 и ИЛИ 11 на вход установки триггера 7, Импульс с выхода различителя 1 про- : ходит через элемент И 9 на сброс триггера 7, и на выходе последнего форми:руется разрешаннций потенциал. При этом так же, как и при отставании, на выходе формирователя величины рась согласования б образуется пачка импульсов. Знак потенциала на выходе триггера 5 блокировки во время формирования выходной пачки импульсов сви-детвльствует о знаке фазовой ошибки.

X..

Другой функцией триггера блокиров ки 5 является подача запрещающего потенциала на элемент И 3 при поступ лении импульса отставания с выхода различителя 1. Это необходимооДля ликвидации зоны неустойчивого равновесия вокруг точки рассогласования на - в пределах i -g- , где

д- величина постоянных преобладаний принимаемого сигнала.

Формула изобретения

Фазовый дискриминатор, содержащий фазовый различитель, входы которого соединены с шинами дискриминируемого и опорного меандрового сигналов,один из выходов соединен с первыми входами первого логического элемента ИЛИ и триггера блокировки, а второй выход подключен к одному из входов второго логического элемента ИЛИ, формирователь сигнала рассогласования, один вход которого соединен с шиной высокочастотного сигнала, а два других входа.подключены к выходам логических элементов ИЛИ, второй вход первого из которых соединен с выходом логического элемента И, первый вход которого соединен с первым выходом триггера блокировки, отличающийся тем, что, с целью расширения частотного диапазона дискриминации, в него введен дополнительный логический элемент И, первый вход которого соединен со вторым выходом триггера блокировки и с дополнительным входом фазового различителя, второй вход - со вторым входом логического элемента И и шиной эталонного сигнала, а его выход соединен со вторым входом второго логического эле(мента ИЛИ; второй вход триггера бло5

кировки соединен со второй шиной эталонного сигнала.

Источники информации, принятые во внимание при экспертизе:

632073

1.Заявка Японии W 47-11083, КЛ. 98(5) Е 22, 05.04.72.

2.Авторское свидетельство СССР

№ 311400, КЛ. Н 03 К 9/04, 16.02.71,