Выделитель информации из фазоманипулированного сигнала Советский патент 1975 года по МПК H04L7/02 

1

Изобретение относится к радиосвязи, радионавигации и радиолокации, в частности к линиям передачи дискретной информации с фазоманипулированным сигналом.

Известен выделитель информации из фазоманипулированного сигнала, принцип действия которого основан на измерении усредненных значений тригонометрических функций фазы на интервале, меньшем длительности посылки. Это устройство позволяет определить как знак информационных символов путем вычисления суммы попарных произведений полученных значений сравниваемых фаз, так и знак сигнала коррекции для устройства символьной Синхронизации путем вычисления разности модулей или их квадратов вектора группового сигнала, измеренных на интервалах интегрирования, не совпадающих с вышеуказанными изменениями.

Известный выделитель информации содержит последовательно соединенные коррелятор, вычислитель средней фазы, вычислитель разности фаз соседних посылок и дешифратор фазоманипулированных сигналов и генератор синхросигнала, выходы которого подключены одновременно к соответствуюш,им входам коррелятора и вычислителя средней фазы, а ко входу генератора синхросигнала подключен выход фазового дискриминатора.

Цель изобретения - повышение помехоустойчивости устройства - достигается благодаря тому, что фазовый дискриминатор предлагаемого выделителя информации состоит из дешифратора знака разности фаз сравниваемых посылок, перемножителя и вычислителя разности за полупосылку и всю посылку.

Блок-схема устройства приведена на чертеже.

Предлагаемый выделитель информации содержит коррелятор 1, вычислитель средней фазы 2, вычислитель разности фаз соседних посылок 3, дешифратор фазоманипулированного сигнала 4, генератор синхросигнала 5, фазовый дискриминатор 6, состоящий из дешифратора знака разности фаз -сравниваемых посылок 7, вычислителя разности фаз за полупосылку и всю посылку 8 и перемножителя 9.

Коррелятор 1 и вычислитель средней фазы 2, в отличие от соответствующих блоков известных устройств, обеспечивают измерение значений средней фазы за полупосылку и всю

посылку. Работой этих устройств управляют опорные сигналы генератора синхросигнала 5. С выхода 10 вычислителя средних фаз 2 значения средних фаз принятых посылок поступают на вход вычислителя разности фаз

соседних посылок 3.

Дешифратор фазоманипулированного сигнала 4 преобразует результаты вычислений разности фаз (с выхода 11) в информационные символы, поступающие на выход устройства.

Сигнал коррекции фазы, по которому перестраивается устройство символьной синхронизации 5, вырабатывается фазовым дискриминатором 6. Устройство 8 фазового дискриминатора вычисляет разность усредненных значений фаз, измеренных вычислителем средней фазы 2 в пределах полупосылки и всей посылки. Значения фаз за полупосылку и всю посылку снимаются с выходов 12 и 10 соответственно. Выходной сигнал устройства 8 определяется как абсолютной величиной и знаком фазового рассогласования, так и знаком разности усредненных значений фаз сравниваемых посылок. Формирование сигнала коррекции фазы в предлагаемом выделителе информации из фазоманипулированного сигнала выполняется путем логического перемножения выходного сигнала устройства 8 со значением знака разности фаз сравниваемых посылок, полученным на выходе дешифратора 7. Такое перемножение выполняется перемножителем 9, на первый вход которого поступает сигнал с дешифратора 7, а на второй вход - сигнал с вычислителя разности фаз за полупосылку и всю посылку 8.

Предмет изобретения

Выделитель информации из фазоманипулированного сигнала, содержащий последовательно соединенные коррелятор, вычислитель средней фазы, вычислитель разности фаз соседних посылок и дешифратор фазоманипулированных сигналов и генератор синхросигнала, выходы которого подключены одновременно к соответствующим входам коррелятора и вычислителя средней фазы, а ко входу генератора синхросигнала подключен выход фазового дискриминатора, отличающийся тем, что, с целью повышения помехоустойчивости при одновременном упрощении аппаратуры, фазовый дискриминатор состоит из дешифратора знака разности фаз сравниваемых посылок, перемножителя и вычислителя разности фаз за полупосылку и всю посылку, при

этом выход дешифратора знака разности фаз сравниваемых посылок подключен к одному из входов перемножителя, к другому входу которого через вычислитель разности фаз за полупосылку и всю посылку подключены соответственно выход вычислителя средней фазы и вход вычислителя разности фаз соседних посылок, другой выход которого подключен ко входу дешифратора знака разности фаз сравниваемых посылок фазового дискриминатора, выход перемножителя фазового дискриминатора является выходом последнего.