ВСЕСОЮаНАЯ i Советский патент 1973 года по МПК H04B3/46 

;1

Изобретение относится к электросвязи.

Известны устройства фазирования по элементам сигнала, содержащие опорный генератор, соединенный через блок управления коэффициентом деления с основным делителем; при этом к первому и второму входам блока управления коэф|фициентом деления подключены делитель исключения, соединенный с основным делителем, делитель добавления, соединенный с фазовым дискриминатором полупосылок, и выделитель символов.

Цель изобретения - повышение точности фазирования при наличии дроблений сигнала. Достигается она тем, что в предлагаемом устройстве фазовый дискриминатор выполнен в виде двух счетчиков разности энергий полупосылок, ко входам которых через два входных электронных коммутатора подсоединены выход перемножителя полупосылок и выход формирователя прямой и дополнительной величин рассогласования, а выходы счетчиков разности энергий полупосылок подключены ко входу делителя добавления через два выходных электронных коммутатора, формирователь прямой и дополнительной величин рассогласования и узел выбора прямой величины рассогласования, ко второму входу которого подключен выход выделителя символов. При этом ко входу делителя исключения и входу установки в исходное состояние форми2

рователя прямой и доиолнительной величин рассогласования подключены выход импульсов границ посылок основного делителя частоты непосредственно и входы переключения входных и выходных коммутаторов - через делитель на два.

На чертеже приведена функциональная схема устройства. Устройство состоит из опорного генератора

1, основного делителя частоты 2, блока 5 управления коэффициентом деления, делителя исключения 4, делителя добавления 5, выделителя символов 6, фазового дискриминатора 7, содержащего иеремножитель полупосылок 8, входные электронные коммутаторы 9 и 10, счетчики 11 и 12 разности энергий полупосылок, выходные электронные коммутаторы 13 и 14, формирователь 15 прямой и дополнительной величин рассогласования, узел

16 выбора прямой величины рассогласования и делитель на два /7.

Узлы кольца фазовой автоподстройки, к которым относятся задающий генератор /, основной делитель частоты 2, блок 5 управления коэффициентом деления и делители 4 н 5 исключения и добавления соответственно работают известным способом.

Выделитель символов 6, принимающий дискретную информацию, также известен. Принцип работы предлагаемой схемы фазового дискримииатора 7 заключается в следующем. Входным сигналом фазового дискриминатора является последовательность информационных посылок постоянного тока. Этот сигнал поступает на перемножитель 8, который умножает посылку информационной последовательности на опорное напряжение симметричного прямоугольного колебания с -„ , периодом следования Т, синфазного с импульсами границ посылок, вырабатываемыми устройством фазирования. Опорное напряжение поступает на перемножитель с потенциального выхода 18 триггера старшего разряда основного делителя частоты 2. Перемножитель выполнен на сумматоре по модулю два. Интегрирование выходного сигнала перемножителя в Пределах одной посылки позволяет определить величину сигнала рассогласования по фазе ф - 2л, где Д - величина временного рассогласования. Для этой целя применяются два счетчика // и 12, по очереди накапливающие сигналы рассогласования каждой из посылок информационной последовательности. Когда один из счетчиков, например 11, накапливает число rij для /-ой посылки (режим накопления), с другого счетчика снимается число uj-i предыдущей (/-1)-ой посылки (режим считывания). Для последовательного переключения счетчиков с режима накопления в режим считывания служат входные электронные коммутаторы 9, 10 и выходные электронные коммутаторы 13 и 14, входы переключения которых через делитель 17 подсоединены к выходу 19 импульсов границ посылок основного делителя частоты 2. Па импульсные входы 20 и 21 счетчиков 11 и 12 разности энергий полупосылок с выхода задающего генератора 1 поступают тактовые импульсы с частотой следования N-, где Л - коэффициент деления каждого счетчика и основного делителя частоты. В режиме накопления счетчик 11 (12) считает входные тактовые импульсы при наличии на его потенциальном входе 22 (23) разрещающего потенциала, поступающего через входной коммутатор 9 (10) с выхода перемножителя 8. 50 В конце интегрирования в счетчик // (12) записывается число п, характеризующее величину рассогласования фаз. Однако при приеме символа «1 (прямая вели- , Г55 чина рассогласования), а при приеме символа «О (l) (дополнительная величина рассогласования), что препятствует непосредственному использованию результатов 60 считывания со счетчика 11 (12) для коррекции фазы. Эта двузначность устраняется подачей на фазовый дискриминатор 7 сигнала, соответствующего значению регенерируемой посыл- 65 ки, который используется для формирования выходного сигнала рассогласования в виде значения «п при приеме символа «1 или (N - п) при приеме символа «О. Во время очередного режима считывания (длительностью . Г) на выходе формирователя 15 прямой и дополнительной величин рассогласования, выполненного на триггере типа -т R, в течение интервала времени п-соз.Л уровень , а в остальное время (Г -«-) -уровень «1. Полученный сигнал с двумя уровнями «О и «1 далее логически перемножается со значением регенерированной посылки. В результате такого перемножения образуется одиночный импульс, длительность которого соответствует прямой величине рассогласования Д при приеме символов как «1, так и «О. iB режиме считывания потенциальный вход 22 (23) счетчика 11 (12) подключается к выходу формирователя 15, а импульсный вход 20 (21) счетчика // (12) подсоединяется ко входу 24 записи единиц формирователя 15. Импульс границ посылок с выхода 19 основкого делителя частоты 2, поданный на вход 25 формирователя 15, устанавливает формирователь в исходное состояние. В результате этого выходной сигнал формирователя с уровнем «О поступает на потенциальный вход 22 (23) счетчика 11 (12) разности энергий полупосылок по цепи, образованной входным коммутатором 9 (10). При этом счетчик // (12) начинает считать тактовые импульсы и считает их до тех пор, пока на его выходе не появится импульс переноса. Этот импульс поступает на вход 24 записи единиц формирователя 15, в результате чего на его выходе сигнал изменяется с уровня «О (разрешающий потенциал) на уровень «1 (запрещающий потенциал), благодаря чему происходит блокировка входа счетчика // (12) в момент окончания считывания и установки счетчика в исходное состояние. В связи с этим длительность выходного сигнала формирователя 15 с определяется выражением п -. уровнем Длительность сигнала с уровнем «1, в течение которого происходит блокировка входа счетчика 11 (12), ограничивается очередным импульсом границ посылок (Т-п). Логическое перемножение выходного сигнала формирователя 15, несущего в интервале Т информацию как о прямой, так и о дополнительной величине рассогласования принимаемой посылки, с восстановленным значением этой же посылки, полученной на выходе выделителя символов 6, позволяет выделить одиночный импульс, длительность которого соответствует прямой величине временного рассогласования данной посылки А. Такое перемножение выполняет узел 16 выбора прямой величины рассогласования на сумматоре по

модулю два, на первый вход которого поступает сигнал с выхода формирователя 15, а на второй - регенерируемая посылка с выхода выделителя символов 6.

Сигнал временного рассогласования каждой посылки принимаемого сообщения, снимаемый с выхода узла 16 выбора прямой величины рассогласования фазового дискриминатора 7, используется для управления работой делителя добавления 5.

При полной синфазности и при отсутствии искажений посылок сигнал временного рассогласования в интервале , а число

импульсов добавления равно

Л , где гпг,-

2/Лд

коэффициент деления делителя добавления 5. Одновременно с цепью добавления работает цепь исключения, основной целью которой является создание условий двустороннего корректирования фазы. Эту задачу решает делитель исключения 4, счетный вход которого подсоединен к выходу J9 импульсов границ основного делителя частоты 2. В связи с этим за каждый импульс границ посылок вход основного делителя частоты отключается от

Т

задаюодего генератора 1 на время т„- (где

Л

N Zкоэффициент деления делителя

«д

исключения), что соответствует исключению Ш, импульсов из общей последовательности, поступающей на вход основного делителя. Поэтому при полной синфазности число импульсов добавления равно числу импульсов исключения. Если фаза сигнала смещена в сторону отставания или опережения, число импульсов добавления соответственно больше или меньше числа импульсов исключения. Тогда в результате действия кольца автоподстройки фаза импульсов границ посылок основного делителя частоты сдвигается на величину, пропорциональную рассогласованию фаз.

Предмет изобретения

Устройство фазирования по элементам сигнала, содержащее опорный генератор, соединенный через блок управления коэффициентом деления с основным делителем, при этом к первому и второму входам блока управления коэффициентом деления подключены делитель исключения, соединенный с основным

делителем, делитель добавления, соединенный с фазовым дискриминатором полупосылок, и выделитель символов, отличающееся тем, что, с целью повышения точности фазирования при наличии дроблений сигнала, фазовый дискр иминатор выполнен в виде двух счетчиков разности энергий полупосылок, ко входам которых через два входных электронных коммутатора подсоединены выход перемножителя иолупосылок и выход формирователя прямой

и дополнительной величин рассогласования, а выходы .счетчиков разности энергий полупосылок подключены ко входу делителя добавления через два выходных электронных коммутатора, формирователь прямой и дополнительной величин рассогласования и узел выбора прямой величины рассогласования, ко второму входу которого подключен выход выделителя символов, при этом ко входу делителя исключения и входу установки в исходное состояние формирователя прямой и дополнительной величин рассогласования подключены выход импульсов границ посылок основного делителя частоты непосредственно и входы переключения входных и выходных

коммутаторов - через делитель на два;