Устройство для асинхронного уплотнения каналов связи с использованием временного разделения Советский патент 1975 года по МПК G08C15/06 H04J3/00 

Целью изобретения является повышение достоверности передачи без дальнейшего увеличения числа посылок в команде за счет формирования такой последовательности команд, при которой ошибочно принятая команда автоматически исправляется приемным устройством.

Это достигается тем, что в устройство введены на передающей станции схемы сдвига и задержки, пороговая схема и триггер, причем второй выход блока эластичной памяти через схему сдвига подключен к соответствующему входу фазового детектора, выход которого подключен через пороговую схему к первому входу схемы сдвига и к входу схемы задержки, выход которой соединен с вторым входом схемы сдвига и к первому входу триггера, второй вход которого подключен к выходу формирователя команд, а выход - к блоку изменения скорости считывания, а на приемной станции схема задержки и запрета, интегрирующая и дифференцирующая схемы и триггер, причем выход дешифратора команд через-последовательно соединенные интегрирующую и дифференцирующую схемы подключены к первому входу триггера и к первому входу схемы запрет и через последовательно соединенные триггер и схему задержки подключен к второму входу схемы запрет, выход которой подключен к входу блока изменения скорости записи.

Блок-схема устройства показана на чертеже, где: блок 1 эластичной памяти, схема сдвига 2, фазовый детектор 3, блок 4 изменения скорости считывания, схема задержки 5, пороговая схема 6, триггер 7, формирователь команд 8, передатчик синхронизации 9, блок 10 изменения скорости записи, дифференцирующая схема 11, интегрирующая схема 12, триггер 13, дешифратор команд 14, блок 15 эластичной памяти, фазовый детектор 16, генератор 17, фильтр 18 нижних частот, схема задержки 19, схема запрет 20.

Информация считывается частотой /н, ноступающей через блок 4 изменения скорости считывания. Одновременно на фазовый детектор 3 через схему сдвига 2 поступают импульсы записи и считывания из ячеек блока 1 эластичной памяти. Сигнал с выхода фазового детектора 3 поступает на формирователь команд 8, который на соответствующих тактовых позициях дополнительного канала, определяемых передатчиком синхронизации 9, формирует одну из команд, зависящую от знака действующего напряжения на выходе фазового детектора 3. В случае, если /7 фазового детектора 0, формируется команда А, соответствующая уменьшению скорости считывания, если же U фазового детектора 0, то формируется команда Б, соответствующая уаеличению скорости считывания информации из блока эластичной памяти.

Однако не каждая из сформированных команд воздействует на блок 4 изменения скорости считывания, поскольку импульсы, соответствующие формируемым командам, поступают на триггер, определяющий очередность воздействия на блок 4 изменения скорости считывания. Благодаря наличию триггера 7 5 после воздействия на блок 4 команды А очередное воздействие может произвести лишь команда Б, и наоборот, после воздействия команды Б очередное воздействие может произвести команда А.

0 Когда напряжение на выходе фазового детектора 3 достигает порогового уровня, соответствующего сдвигу фаз между /н и /о в один тактовый интервал частоты /ш срабатывает пороговая схема 6. Сигнал с выхода пороговой схемы 6 воздействует на схему сдвига 2, вызывая компенсацию этого сдвига на входе фазового детектора 3. Изменения скорости считывания информации из блока эластичной памяти в этот момент не происходит, поскольку на приемной станции этот момент может быть обнаружен после передачи двух-четырех очередных команд. С этой целью к выходу пороговой схемы 6 подключена схема задержки 5, в качестве которой может использоваться

5 счетчик или сдвиговый регистр. Сигнал с выхода схемы задержки 5 воздействует одновременно на триггер 7 и схему сдвига 2. При этом фазовый сдвиг, вводимый схемой 2 после срабатывания пороговой схемы 6 компенсируется, а триггер 7 пропускает на блок 4 команду того же знака, что и предыдущая.

На приемной станции принятый сигнал записывается в блок 15 эластичной памяти с частотой fs, поступающей из блока 10 изменения скорости записи. Считывание информации производится с частотой /с сигнала, вырабатываемой генератором 17, управляемым сигналом с выхода фильтра 18 нижних частот. На вход фильтра нижних частот 18 поступает

0 сигнал с выхода фазового детектора 16, на входы которого поступают импульсы записи и считывания одной из ячеек блока эластичной памяти 15. На тактовых позициях дополнительного канала дещ Ифратор команд 14 принимает поступающие команды и в соответствии с ними управляет работой триггера 13. На выходе триггера появляются не все принятые команды, а только их часть. Так после прохождения на вход блока изменения скорости записи 10 команды типа Б разрешается прохождение команды А, и наоборот, после команды А разрешается прохождение команды Б. В соответствии с командами, проходящими через триггер 13, блок изменения скорости залиси производит соответствующие изменения числа записывающих импульсов в блок эластичной памяти.

При передаче фазовых сдвигов, близких к 2п, последовательность переданных команд в

0 устдо4стве имеет вид (-|- + )

или ( -I-h++) в зависимости от

знака действующей расстройки /н и /сСмена серий одноименных команд обнаруживается с помощью интегрирующей 12 и

5 дифференцирующей 11 схем после поступления двух-четырех одноименных команд сменивших предшествующую серию противоположных команд. Проявляющиеся в эти моменты времени сигналы на выходе дифференцирующей схемы И поступают на триггер 13, который пропускает на блок 10 такую же команду, как и предществующая, а первая команда, начинающая новую серию одноименных команд, благодаря наличию схемы задержки 19 и схемы запрет 20 не вызывает изменения скорости записи информации в блок эластичной памяти.

Поскольку в приемном устройстве на блок изменения скорости записи воздействуют не все команды, а только их часть, неверный прием команды приводит к изменению числа импульсов в восстановленной последовательности, однако уже следующая правильно принятая команда компенсирует это изменение и перерыв связи в этом случае равен периоду следования команд. За это время абонентское устройство цикловой синхронизации не фиксирует нарушения синхронизма и таким образом достоверность передачи сигнала повыщается без увеличения числа символов в команде.

Предмет изобретения

Устройство для асинхронного уплотнения каналов связи с использованием временного разделения, содержащее на передающей станции блок эластичной памяти, выход которого через фазовый детектор подключен к первому входу передатчика синхронизации, второй вход которого подключен к соответствующему входу формирователя команд и входу блока изменения скорости считывания, выход которого подключен к соответствующему входу блока эластичной памяти, выход передатчика синхронизации соединен с соответствующим входом формирователя команд, на приемной стороне - блок эластичной памяти, выходы которого через последовательно соединенные фазовые детектор, фильтр нижних частот и генератор подключены к первому входу блока эластичной памяти, второй вход которого подключен к выходу блока изменения скорости записи, отличающееся тем, что, с целью повыщения помехоустойчивости устройства, в него введены на передающей станции

схемы сдвига и задержки, пороговая схема и триггер, причем второй выход блока эластичной памяти через схему сдвига подключен к соответс-пвующему входу фазового детектора, выход которого подключен через пороговую

схему к первому входу схемы сдвига и ко второму входу схемы задержки, выход которой соединен со вторым входом схемы сдвига и к первому входу триггера, второй вход которого подключен к выходу формирователя

команд, а выход-к блоку изменения скорост считывания, а на приемной станции - схемы задержки и запрета, интегрирующая и дифференцирующая схемы и триггер, причем выход дещифратора команд через последовательно соединенные интегрирующую и дифференцирующую схемы подключен к первому входу триггера и к первому входу схемы запрет и через последовательно соединенные триггер и схему задержки подключен к второму входу схемы запрет, выход которой подключен к входу блока изменения скорости записи.

fJepedoi a

П.

рием