Устройство передачи цифровых сигналов Советский патент 1982 года по МПК H04L7/08 

1

Изобретение относится к технике электросвязи и может быть использо-. вано в многоканальных цифровых системах передачи.

Известное устройство передачи цифровых сигналов с двусторонним согласованием скорости, содержащее на передающей стороне объединенные по входу блок выделения тактовой частоты и блок памяти, выход которого подключен к соответствующему входу блока передачи группового сигнала, а также последовательно соединенные блок задающих генераторов, формирователь сигнала команд согласования скорости, первый элемент ИЛИ, блок запрета и временной дискриминатор, к второму входу которого и входу записи блока памяти подключен выход, блока выделения тактовой частоты, а выходы временного дискриминатора подключены к второму и третьему входам формирователя сигнала команд согласования скорости, выход которого подключен к второму входу блока запрета, выход которого подключен ко входу считывания блока памяти, при этом второй выход блока задающих генераторов подключен к второму входу первого элемента ИЛИ, а на приемной стороне - объединенные по входу блок выделения тактовой частоты, блок приема синхросигнала и канальный распределитель, а также последова10тельно соединенные блок задающих генераторов, формирователь сигнала команд согласования скорости, элемент ИЛИ, блок запрета, блок фазовой автоподстройки частоты (ФАПЧ) и блок

15 памяти, к второму Входу которого подключен выход блока запрета, а к третьему входу блока памяти и второму входу формирователя сигнала команд согласования скорости подключен вы20ход канального распределителя, при этом выходы блока выделения тактовой частоты и блока приема синхросигнала подключены ко входам блока задаю3,, 9 щих генераторов, второй выход которого подключен к вторым входам элемента ИЛИ и канального распределителя, к третьему входу которого подклю чен первый выход формирователя си|- нала команд согласования скорости, второй вь1ход которого подключен к второму входу блока запрета l „ Однако устройство обладает низкой помехоустойчивостью и достоверностью передачи цифровых сигналов. Цель изобретения - повышение помехоустойчивости и достоверности передачи цифровых сигналов. Для достижения цели в устройство передачи цифровых сигналов введены на передающей стороне последовательно соединенные элемент НЕ, первый элемент И, второй элемент ИЛИ и второй элемент И, а-также индикатор и блок контроля, входы которого объединены с соответствующими входами блока памяти, а выходы блока контрол подключены к входу индикатора и второму входу второго элемента ,И, выход которого подключен к соответствующему входу блока передачи группового сигнала, при этом третий выход блока задающих генераторов подключен к вто рому входу первого элемента И, а к второму входу второго элемента ИЛИ подключен второй выход формирователя сигнала команд согласования скорости а на приемной стороне введены последо вательно соединенные элемент И, триг гер и индикатор, а также блок управления, ко входам которого подключены первый, второй и третий выходы формирователя сигнала согласования скорос ти, а выход блока управления подключен к второму входу триггера и перво му входу элемента И, второй вход которого соединен со входом блока вы деления тактовой частоты. На чертеже представлена электрическая структурная схема устройства. Устройство передачи цифровых сигналов содержит на передающей сторо- не блок 1 выделения тактовой частоты временной дискриминатор 2, блок 3 пагляти, блок запрета, формирователь 5 сигнала команд согласования скорости, первый элемент ИЛИ 6,блок 7 контроля, индикатор 8, элемент НЕ Э первый элемент И 10, второй элемент ИЛИ 11, второй элемент И 12, блок 13 задающих генераторов, блок Н передачи группового сигнала, на прием 94 ной стороне - блок 15 выделения тактовой частоты, блок 1б синхросигнала, блок 17 задающих генераторов, канальный распределитель 18, блок 19 памяти, блок 20 фазовой автоподстройки частоты, элемент ИЛИ 21, блок 22 запрета, формирователь 23 сигнала команд согласования скорости, блок 2k управления, элемент И 25, триггер 26, индикатор 27. Устройство работает следующим образом. Запись информации в блок 3 памяти осуществляется с тактовой частотой объединяемого сигнала, выделяемой блоком 1 выделения тактовой частоты, а считывание с частотой, определяемой блоком 13 задающих генераторов. Если частота считывания превышает частоту записи, а ргзность фаз между ними достигает порогового значения временного дискриминатора 2, то с его выхода подается сигнал на формирователь 5 сигнала команд-согласования скорости, В определенные интервалы времени с выхода формирователя 5 сигнала команд согласования скорости подается сигнал на блок k запрета, тем самым задерживая очередной импульс считывания. Если пороговое значение временного дискриминатора 2 превышается при частоте записи больше частоты считывания, то со второго выхода временного дискриминатора 2 подается сигнал на формирователь 5 сигнала команд согласования скорости и с его первого выхода обозначенного знаком (-) в определенные интервалы подается сигнал, который через первый элемент ИЛИ 6 и блок k запрета дополнительно считывает очередной символ блока 3 памяти. Считываемые информационные символы поступают в блок 1( передачи группового сигнала, где формируется в групповой сигнал, передаваемый в линию связи. Блок 1 выделения тактовой частоты, временной дискриминатор 2, блок 3 памяти, блок 4 запрета,формирователь 5 сигнала команд согласования скорости, первый элемент ИЛИ 6 предсталяют -собой блок-асинхронного сопряжения передачи (БАС Пер.). Для контроля работоспособности БАС Пер и- состояния входного линейного тракта на один из входов блоSка 7 контроля подается входной цифро вой сигнал для определения вероятнос ти ошибок, вносимых цифровым трактом (например, по критерию нарушения чередования полярностей во входном циф ровом сигнала). На другие входы блока контроля поступают импульсные пос ледовательности записи и считывания, для проверки очередности импульсов считывания и записи в блоке 3 памяти. Один из выходов блока 7 контроля сое динен со входом индикатора 9 для местной сигнализации при возникновеНИИ неисправности. Передача обобщенного сигнала о состоянии БАС Пбр. и входного линейного тракта на противоложную станцию не требует выделе ния дополнительного цифрового канала Информация в виде 000,.. при исправной аппаратуре либо 111... в случае возникновения неисправности со второго входа блока 7 контроля поступает на второй вход второго элементам 12, на первый вход которого подается стро бирующая импульсная последовательность с выхода второго элемента ИЛИ 11 Данная стробирующая последовательность формируется на временных позициях в моменты введения положительной вставки и в моменты отсутствия информационных символов отрицательного согласования скорости. Это обеспечивается тем, что на один из входов второго элемента ИЛИ 11 поступает сиг нал с выхода формирователя 5 сигнала команд согласования скорости в моменты введения положительной вставки, а на другой вход второго элемента ИЛИ 11 подается сигнал с выхода первого элемента И 10, формируемый в интервалы времени, предназначенные для передачи информационных символов при отрицательном согласовании. На приемной стороне с помощью блока 15 выделения тактовой частоты формируются колебания тактовой частоты, а цикловая синхронизация обеспечивается с помощью блока 16 приема синхросигнала. Сигналы с выходовэтих устройств управляют блоком 17 задающих генераторов. Основная информация с выхода канального распределителя 19 в начале записывается в блок 19 памяти, а затем считывается с помощью импульсной последовательности 5 формируемой блоком 20 фазовой автоподстройки частоты. На канальный распределитель 18информаци296онной последовательности подаются сигналы с выхода блока 17 задающих генераторов, за счет чего на выходе канального распределителя 19 формируются символы данного цифрового сигнала и символы команды согласования скорости, а также с выхода формирователя 23 сигнала команд согласования скорости в моменты передачи информационных символов по специальному каналу (при отрицательном согласовании скорости), В формирователе 23 сигнала команд согласования скорости выделяются эти команды и с помощью импульсного сигнала от блока 17 задающих генераторов на выходах формирователя 23 сигнала команд согласования скорости формируются сигналу отрицательного (-) и положительного (+) согласования скорости. Сигнал отрицательного согласования поступает на третий вход канального распределителя18, элемент ИЛИ 21, а также на блок 2k управления. Сигнал положительного согласования поступает на блок запрета и блок управления. Кроме того на блок 24 управления поступает сигнал, определяющий временные интервалы символов цифрового канала, используемого для передачи информационной импульсной последовательности при отрицательном согласовании скорости. В интервалах времени согласующих символов, несущих информацию о состоянии БАС Пер. и входного цифрого тракта на выходе блока 2k управления формируются сигналы, подаваемые на элемент И 25, на выходе которого выделяется последовательность импульсов. Эта последовательность, имеющая при исправной аппаратуре группообразования вид 000..., а при неисправностях 111..., подается на триггер 26, который нормализует длительность импульсов, Зеспечивая устойчивую работу индикатора 27. Таким образом, предлагаемое устройство обеспечивает контроль работоспособности блоков асинхронного сопряжения передающей станции и состояния входных линейных трактов, а также передачу обощенной информации об этом на противоположную станцию. При этом передача контрольной информации не требует специального цифрового канала и осуществляется на временных позициях,.отводимых

7

для вставки при положительном согласовании, и для передачи информационной импульсной последовательности, при отрицательном согласовании скорости. Это позволяет повысить помехо устойчивость и достоверность передачи цифрового сигнала без снижения эффективности использования пропускной способности цифрового тракта.

Формула изобретения

Устройство передачи цифровых сигналов с двусторонним согласованием скорости, содержащее на передающей стороне объединенные по входу блок выделения тактовой частоты и блок памяти, выход ксггорого подключен, к соответствующему входу блока передачи группового сигнала, а также последовательно соединенные блок задающих генергторов, формирователь сигнала команд согласования скорости первь Й элемент ИЛИ, блок запрета и .временной дискриминатор, к второму входу которого и входу записи блока памяти подключен выход блока выделения тактовой частоты, а выходы временного дискриминатора подключены к второму и третьему входам формирования сигнала команд согласования скорости, выход ,которого подключен к второму входу запрета, выход которого подключен к входу считывания бл ка памяти, при этом второй выход блока задающих генераторов подключен к второму входу первого элемента ИЛИ а на приемной стороне объединенные по входу блок выделения тактовой час тоть;. блок приема синхросигнала и канальный распределитель, а также после1довательно соединенные блок задающих генераторов, формирователь нала команд согласования скорости, элемент ИЛИ, блок запрета, блок фазовой автоподстройки частоты (ФАПЧ) и блок памяти, к второму входу которого лодключен выход блока запрета, а к третьему входу блока памяти и вт рому входу формирователя сигнала ко9 .8

манд согласования скорости подключен выход канального распределителя,, при этом выходы блока выделения тактовой частоты и блока синхросигнала подключены к входам блока задающих генераторов, второй выход которого подключен к. вторым входам элемента ИЛИ и канального распределителя, к третьему входу которого подключен первый выход формирователя сигнала команд согласования скорости, второй выход которого подк.пючен к второму входу блока запрета, отличающееся тем, что, с целью повышения помехоустойчивости и достоверности передачи цифровых сигналов, введены на передающей стороне последовательно соединенные элемент НЕ, первый элемент И, второй элемент ИЛИ и второй элемент И, а также индикатор и блок контроля, входы которого объединены С соответствующими входами блока памяти, а выходы блока контроля подключены к входу индикатора и второму входу второго элемента И, выход Kotoporo подключен к соответствующему входу блока передачи группового сигнала, при этом третий выход блока задающих генераторов подключен к второму входу первого элемента И, а к второму входу второго элемента ИЛИ подключен второй выход формирователя сигнала команд согласования скорости, а на приемной стороне введены последовательно соединенные элемент И, триггер и иникатор, а также блок управления ко входам которого подключены первый , второй и третий выходы формирователя сигнала команд согласования скорости, а выход блока управления подключен к второму входу триггера и первому входу элемента И, второй вход которого соединен со аходо.м блока выделения тактовой частоты.

Источники информации, ринятые во внимание при экспертизе

1, Аппаратура вторичной цифровой истемы передачи ИКМ-120, - Электровязь, 1977, № 12, с.23-32 (проотип) . с /fMi/u S/ii/Hl/Ю-0-