деши4)атора команд соединен через триггер с соответствующим входом схемы сдви га и через поспедоЬательно соединенные интегрирующую и дифференцирующую схемы подключён к входу блока изменения скорости считывания. Таким образом в предлагаемом устройстве произведено разделение отслеживания текущих значений фазовых сдвигов f,. f и компенсации этих сдвигов в эласти ной памяти. При этом сбои отдельных команд не вызывают перерывов в связи, бла годаря чему появляется возможность использования 1-3 символьных КУ, что привводит к увеличению / . Увеличение f --.-.... .А Позволяет увеличить допуски на нестабильность частот f и f или увеличить точ н , с ность отслеживания. На чертеже приведена блок-схема пред- лягаемого устройства. Устройство содержит на передаче, блок эластичной памяти схему сдвига 2, триггер 3, фазовый детектор 4, формирователь команд 5, пороговую схему 6, схему задержки 7, блок изменения скорости считывавшя 8, а на приеме блок 9 изменения скорости записи, дифференцирующую схему 10, интегрирующую схему 11, дешифратор команд 12, триггер 13, блок 14 эластичной памяти, схему сдвига 15, фазовый детектор 16, генератор 17 и фильтр 18 низ ких частот. Поступающий на передающую станцию сигнал записывается в блок 1 эластичной памяти на тактовой частоте f . Считыва- ние информации осуществляется частотой, f поступающей через блок изменения скорости считывания одной из ячеек памяти, причем один из выходов блока эластич ной памяти связан с входом фазового детектора 4 непосредственно, а другой через схему сдвига 2. Сигнал с выхода фазового детектора 4 поступает на формирователь команд 5, который на командных позициях дополнительного канала формирует одну из команд, зависящую от знака действующего напряжения на выходе фазового детектора 4. В случае, если о, то формируется команда фаз. дет. А, если (1, О, то формируется фаз. дет. Команда Б. Выход формирователя команд связан с -одним из входов схемы сдвига 2 через триггер 3, пропускающим на схему одвига после команды А, команду типа Б, Й| наоборот, после команды Б на схему сдвига могут поступать пищь команды ти5 . Последовательность команд, прощедщих на схему сдвига 2, такова, что усредненный во Бремени фазовый сдвиг, вызван.вый этой последовательностью, близок к временной функции сдвига частот f и f , Н о сформированная последов ательность команд не вызывает изменений скорости считывания информации из блока эластичной памяти Компенсация расхождения частот осуществляется тем же способом, что и при обычном стаффинге без отслеживания. Когда фазовый сдвиг частот f и f достиНсгает одного тактового интервала частоты f , срабатывает пороговая схема 6. Сигнал с выхода этой схемы воздействует на схему сдвига 2, вызывая компенсацию этого сдвига на входе фазового детектора 4. Изменения .скорости считывания информации из блока эластичной памяти в этот момент не 1фоисходит, поскольку на приемной . станции этот момент времени может быть обнаружен после передачи 2-4 o-jeредных команд. С этой целью к .выходу пороговой схемы 6 подключена схема задержки 7, в качестве которой может использоваться счетчик или сдвиговый регистр.. Сигнал с выхода схемы задержки 7 воздействует одновременно на блок изменения скорости считывания 8 и схему сдвига 2. При этом фазовый сдвиг, вводимый схемой 2 после срабатывания пороговой схемы 6, компенсируется. Блоком изменения скорости считывания 8 производится либо добавление лищнего считывающего импульса, либо уст ранение одного считывающего импульса, в зависимости от знака расстройки частот f и f . При этом, в первом случае нс информация, считанная лищним считывающим импульсом, передается по дополнительному каналу, а во втором случае передается/ балластная посылка в основном канале. На приемной станции принятый сигнал записывается в блок 14 эластичной памяти с частотой f , поступающей из блока н 9 изменения скорости записи. Считывание информации производится с частотой f , вырабатываемой генератором 17 и .. управляемым сигналом с выхода фильтра 18 низких частот. Навход фильтра низких частот поступает сигнал с выхода фазоврго детектора 16, входы которого связаны с выходами блока эластичной памяти 14, на которых имеются импульсы записи и считывания одной из ячеек памяти. Один из входов фазового детектора 16 связан с выходом блока эластичной памяти непосредственно, а другой - через схему сдвига 15. Дешифратор команд 12 в соответствии с -принимаемыми командами управляет работой дхемы сдвига 15 через триггер 13, а также управляет работой блока 9 изме- невшя скорости записи через последовател но соединенные интегрирующую 11 и дифференцирующую 10 схемы. Благодаря наличию триггера 13 только часть принятых команд вызывает воздействие на схему сдвига 15. Так, после воздействия команды А очередное воздействие может произвести лишь команда Б, и, наоборот, после команды Б очередное воздействие может оказать лишь коман- да А. При сдвиге фаз между f и f , близких к 2f , последовательность переданных команд в предлагаемом устройстве имеет вид (. . .++++.. .) или (. . .++++. .. ) в зависимости от знака действующей расстройки частот f и f . Смена сеоий одноименных команд обнаруживается с помощью, интегрирующей 11 и дифференцирующей 1О схем после поступления 2-4 одноименных команд, сменивших предшествующую серию противоположнЬ)1х команд. Появляющиеся в эти . моменты времеЕШ сигЕ1алы на выходе дифференцирующей схемы 10 воздействуют на блок 9 измене1шя скорости записи, вызы- вая компенсацию фазовых сдвигов, равных тактовому интервалу частоты f . : Поскольку В устройстве Передаваемые команды не производят непосредственного воздействия на блок эластичной памяти, а управляют лишь работой генератора при емной станции, выделяющего тактовую частоту передаваемого сигнала, сбои отдель ных команд вызывают лишь незначительное увеличение фазовых флуктуации частоты 1 на приемной станции. Неточность С в определении сверхцикла, в котором на передающей станции бьшо произведено изменение скорости считывания информации из блока эластичной памяти, приводит к перерыву в связи в один-два сверхцикла. При этом абонентские устройства цикловой синхронизации не теряют Состояния синхронизма. В связи с этим помехозащищенность команд может быть невысокой, т. е. использовать 1-3 символьные коман ды. Наибольшую частоту f можно полу,чить при положительном стаффинге, где ыравнивание частот f и f асущес ьля-} тся за счет передачи балластных посылок в основном канале и не требуется отельной позиции в дополнительном канале. Предмет изобретения Устройство для асинхронного унлотнения каналов связи с временным разделением сигналов, содержащее на передающей станции блок эластичной памяти, один из входов которого подклюнс; Йлоку I изменения скорости считывания,-первый I выход блока эластичной памяти через фазовый детектор подключен к одному из входов формирователя команд, а на приемной станции - блок эластичной памяти, один вход которого соединен с выходом блока изменения скорости записи, а один из выходов через последовательно соединенные фазовый детектор и фильтр низких частот подк-люэ1 Э1{.-к входу генератора, выход которого соединен с вторым входом блока эластичной памяти, и дешифратор комаьщ, отличающееся тем, что, с целью повышения помехоустойчивости устройства, в него на цередающей станции введены схема сдвига, пороговая схема, схема задержки и триггер, причем второй выход блока эластичной памяти подключен к первым входам пороговой схемы и схемы сдвига, второй вход пороговой схемы подключен к первому выходу блока эластичной памяти, выход пороговой схемы подключен ко второму входу схемы сдвига и через схемы задержки - к входу блока изменения скорости считывания и к третьему входу схемы сдвига, четвертый вход которой через триггер подключен к выходу формирователя команд, выход схемы сдвиха подключен к входу фазового детектора, а на приемной станции введены диф(}Jepeнш pyюшaя и интегрирующая схемы, триггер и схема сдвига, причем второй вход блока эластичной памяти через схему сдвига подключен к фазовому детектору, выход дешифратора команд соединен через триггер с соответствующим входом схемы сдвига и через последовательно соединенные интегрирующую и ди||)ференцирующую схемы подключен к входу блока изменения скорости считывания.
