Декодирующее устройство Советский патент 1975 года по МПК H03M13/51 G06F11/08 H04L17/30 

В исходном состоянии в реверсивном счетчике 4 записано число /, а все разряды регистра 5 находятся в единичном состоянии. Символы принимаемого сообщения поступают с информационного выхода приемника 1 на вход формирователя 2 рекурентной последовательности и на вход схемы сравнения 3. Формирователь рекурентной последовательности по каждым п принятым символам формирует (/г+|1)-й символ, который поступает на второй вход схемы сравнения 3 и сравнивается с одноименным символом принимаемой последовательности. Если символы совпадают, то на выходе схемы сравнения 3 импульс отсутствует, если же не совпадают, то на выходе схемы сравнения появляется сигнал ошибки, который поступает в виде импульса на счетчик

4и на вход регистра сдвига 5. Регистр сдвига хранит все ошибки, которые были в течение последних / тактов. Таким образом, при приеме очередного символа на вход регистра сдвига 5 поступает «О (если ошибки не было) или «1 (если ошибка была), а с выхода регистра сдвига 5 на вычитаюш,ий вход счетчика поступает «О или «1, что соответствует отсутствию или наличию ошибки при приеме символа (/+1) тактов тому назад, а в реверсивном счетчике 4 в каждый момент времени оказывается записанным число ошибок среди последних / символов, в регистре же сдвига 5 - расположение этих ошибок среди последних / символов. Если искомое сообш,ение содержится среди первых / символов и число ошибок в ней не более t, то как только число ошибочных символов в реверсивном счетчике 4 достигает величины t, на выходе 6 появляется сигнал о приеме ожидаемого сообш;ения. Если же среди первых / символов не содержится (/-t) безошибочных, устройство работает как бы в «скользяш,ем режиме, т. е. оно проверяет число ошибок среди каждых / подряд идуш,их символов.

Принцип работы устройства поясним числовым примером. Предположим, что производящий многочлен имеет вид

h(x)+x + x,.(1)

Сообщение вида 001 на выходе кодирующего устройства преобразуется в циклическую последовательность с периодом 7:

1 2 3 4 5 6 7 8 9 10 И 12 13 14 15 16 17 18 ...

00104 1 100101 1 10010...

I1 11

Введем искусственно ошибки в символы «1,

5и 8 и подадим эту искаженную последовательность на вход устройства, которое осуществляет декодирование сообщения в соответствии с (1). Тогда на выходе схемы сравнения 3 получим:

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 ... 1001 101001 10000000...

откуда видно, что в начальной части комбинации ошибки имеются, а в конце ошибок нет (сплошные нули).

Пусть , . Тогда реверсивный счетчик 4 содержит 4 каскада, а регистр сдвига 5 содержит 10 разрядов.

Результаты работы устройства сведены в таблицу.

Из таблицы видно, что устройство выделяет сигнал синхронизации на 15-м такте (вектор длины 10 с тремя ошибками и семью правильными символами), а прототип выделил бы сигнал синхронизации лишь на 18-м такте (вектор длины 10 с семью правильными символами, идущими подряд).

Предмет изобдетения

Декодирующее устройство, содержащее приемник, формирователь рекурентной последовательности, схему сравнения и реверсивный счетчик, причем выход приемника подсоединен ко входу формирователя рекурентной последовательности и к первому входу схемы сравнения, выход формирователя рекурентной последовательности подсоединен ко второму входу схемы сравнения, а выход схемы сравнения подсоединен к суммирующему входу реверсивного счетчика, отличающееся тем, что, с целью повышения помехоустойчивости и скорости передачи, в его состав дополнительно введен регистр сдвига, вход которого подсоединен к выходу схемы сравнения, а выход подсоединен к вычитающему входу реверсивного счетчика.

В;:.од

-i q

5