Устройство для ввода информации в сдвиговый регистр Советский патент 1975 года по МПК G11C19/00 

сов с произвольной расстановкой относительно тактовых, в том чнсле и располол-сенных в интервале между тактовыми импульсами, а также нормирование по длительности импульсов в регистре.

Эта цель достигается тем, что единичный выход запоминающего триггера соединен с нулевым входом триггера обратной связи, нулевой выход которого соединен с нулевым входом запоминающего триггера и со входом первого входного ключа сдвигового регистра, входы схемы совпадения соединены с щиной вторых тактовых импульсов и с выходом соответствующего разряда сдвигового регистра.

Устройство выполняется на двух статических триггерах RS-типа: запоминающем и обратной связи. Первый из них запоминает поступивщий на информационный вход импульс. Информация с выходов запоминающего триггера вводится в регистр через ключи сдвигового регистра. Второй триггер выполняет функции звена отрицательиой обратной связи: он включается лишь по окончании ввода в регистр импульса требуемой длительности и, включившись, прекращает ввод информации в регистр. Оба триггера соединеиы таким образом, что после включения триггера обратной связи запоминающий триггер и триггер обратной связи последовательно выключаются, и схема возвращается в исходное состояние.

На фиг. 1 - приведеиа схема предложенного устройства; на фиг. 2 - временные диаграммы, поясняющие его работу.

Устройство выполнено на элементах «И - НЕ («ИЛИ-НЕ): элемент 1 образует инвертор, элементы 2 и 3 - запоминающий триггер, элементы 4 и 5 - триггер обратной связи, элемент 6 - схему совпадения. По щинам 7 и 8 подаются соответственно первые и вторые тактовые импульсы. Устройство содерл ит информационный вход 9. Выходы устройства через ключи 10 соединены со входами сдвигового регистра с разрядами 11 и 12, имеющими выходы 13-15. Выход одного из разрядов регистра подключается к входу 16 схемы совпадения 6.

Устройство работает следующим образом.

Информациоиный импульс поступает по входу 9 непосредственно или через инвертор 1 (при положительном импульсе) на единичный вход запоминающего триггера, т. е. па элемент «И - НЕ. Триггер включается независимо от сдвига фазы информационного импульса относительно тактового импульса. Единственным условием включения триггера является:

ИНф - Т

где Д/т - время включения триггера. С выходов запоминающего триггера сигналы (логический «О и логическая «1) поступают на входные ключи 10 сдвигового регистра: на первый входной ключ, «О - на второй. Блил айщим первым тактовым импульсом «1

записывается в первый триггер первого разряда 11 сдвигового регистра. Последующим вторым тактовым импульсом «1 записывается во второй триггер первого разряда. Запись «1 в первый разряд регистра продолжается до тех пор, пока не сработает триггер регистра, единичный выход которого соединен со входом схемы совпадения 6. Схема совпадения срабатывает при поступлении на ее

входы «1 с соответствующего триггера регистра и второго тактового импульса и формирует сигнал включения триггера обратиой связи (элементы «И - НЕ 4 и 5), ноступающий на его единичный вход. Поскольку на нулевом входе триггера обратной связи действует «1 с единичного выхода запоминающего триггера, «О на единичном входе триггера обратной связи включает этот триггер. Сигнал с нулевого выхода триггера обратной связи

поступает на нулевой вход запоминающего триггера и на входной ключ 10. Ключ запирается, запись «1 в регистр прекращается. Если к этому моменту импульс на информационном входе 9 устройства закончился, то

запоминающий триггер выключается, и «О с его единичного выхода поступает на нулевой вход триггера обратной связи и включает его после окончания второго тактового имнульса. Если же к моменту включения триггера

обратной связи импульс на информационном входе еще не закончился, то до его окончания на единичном выходе запоминающего триггера будет «1. По окончании импульса на информационном входе запоминающий триггер

под действием «О на его нулевом входе выключается и выключает триггер обратной связи; схема возвращается в исходное состояние. На фиг. 2 показаны временные диаграммы для случаев, когда импульс на информационном входе расположен между тактовыми импульсами, причем этот импульс имеет длительность больше периода следования тактовых импульсов (номера диаграмм соответствуют номерам элементов и связей на фиг. 1).

Временные диаграммы соответствуют случаю подключения входа 16 схемы совпадения 6 к единичному выходу второго триггера первого разряда регистра, т. е. к выходу 14; при этом длительность импульсов в регистре

т„ Г.

Для увеличения длительности импульса вдвое, втрое и т. д. необходимо лишь переключить вход схемы совпадения 6 на выход второго триггера соответственно второго, третьего и т. д. разрядов регистра, при этом Тц будет равна соответственно 2Т, ЗТ и т. д.

Предмет изобретения

Устройство для ввода ииформации в сдвиговый регистр, содержащее запоминающий триггер, единичный вход которого соединен через инвертор с информационным входом устройства, триггер обратной связи, единичный вход которого соедииен с выходом схемы

совпадения, единичный и нулевой выходы запоминающего триггера соединены с входами первого и второго входных ключей сдвигового регистра соответственно, входы обоих входных ключей соединены с шиной первых тактовых импульсов, отличающееся тем, что, с целью повышения помехоустойчивости и функциональной надежности, единичный выход запоминающего триггера соединен с нулевым входом триггера обратной связи, нулевой выход которого соединен с нулевым входом запоминающего триггера и со входом первого входного ключа сдвигового регистра, входы схемы совпадения соединены с шиной вторых тактовых импульсов и с выходом соответствующего разряда сдвигового регистра.

П П П П П П П

И

иг. 2