Устройство для фазирования аппаратуры передачи информации циклическим кодом Советский патент 1975 года по МПК H04L7/02 

единены с вторыми входами вентилей и (Входами элемента совпадения, подключен (ного через триггер к вторым входам элементов ИЛИ. Изобретение пояснено чертежами. На фиг. 1 приведена структурная элек рическая схема устройства; на фиг. 2 структурная электрическая схема определи теля направления фазирования; на фигг 3 , запоминающая ячейка. Устройство для фазирования (аппаратуры, передающей информацию циклическим кодом, содержит сдвигающий регистр 1, в состав которого входят два сумматора I 2 и 3 и триггерные ячейки 4, 5, б, ,счет чик 7 тактовых импульсов, запрещающий элемент 8, формирователь 9 импульсов сброса, триггер 1О запрещающего фазирования, задерживающие элементы 11, 12, 13, формирователь 14, дешифратор классификации ошибок 15, определитель направления фазирования 16, два элемента И 17 и 18, триггер опережающего фази рования 19 и запоминающую 20 ячейку. Определитель направления фазирования 16 (см. фиг. 2) содержит установочные триггеры 21, 22, на одни входы которы подается сбрасывающий импульс, элемент ИЛИ 23, вентиль 24, элемент ИЛИ 25, I вентиль 26, элемент совпадения 27 и триггер 28. Запоминающая ячейка 20 (см. фиг. 3 содержит триггер 29 и элементы И 30, 31. Устройство работает следующим образом. Информационная последовательность сигналов поступает в сдвигающий регистр 1 и обрабатывается в нем. После записи последнего разряда, делимого в регистр 1, в немполучается окончательный остаток или, если комбина ция относится к разрещенным кодовым комбинациям, регистр 1 переходит в нулеJBoe состояние. Второй импульс первой тактовой частоты пропускает через дешифратор Г5 сигналы с первых триггеров ячеек регист.ра 1. , Если триггерные ячейки регистра 1 (после записи последнего разряда делимо- ; го находятся в нулевом состоянии, то сигнал на выходе дешифратора 15 отсутствует; запись импульсов в счетчик 7 и информационных сигналов в регистр 1 происходит без изменения Если же при згшиси в регистр 1 последнего разряда делимого не все триггерыв реги стре 1 устанавливаются в нулевое состояние то сигнал в зависимости от состояния: триггерных ячеек 4-6 появится на выходе 15/4 и на одном из выходов 15/1, 15/2, 15/3 классификации ощибок дешифратора15. Перед началом каждого цикла вхождения в синхронизм импульс устанавливает триггеры 10, 19 и установочные триггеры 21 и 22 (см. фиг. 2) определителя направления , фазирования 16 в нулевое состояние., Если первый сигнал появляется на выходе -15/1 дешифратора классификации ошибок 15, то он поступает на элемент И ЛИ 23 . определителя 16 (см. фиг. 2), . проходит вентиль 24 к переводит устано- I вочный триггер 21 определителя 16 в единичное jcocTjogHHe, поступая на элемент И 17.Сюда же приходит сигнал с выхода 15/4 появления ошибок дешифратора. fl -и импульс первой тактовой частоты, прошедший элементы 12 и 13,переводит триггер .19 в нулевое состояние. При этом выдается импульс в формирова- тель 9 импульсов сброса и записывается четьфнадцатый импульс в счетчрк 7. Импульс, подаваемый с формирователя 9 импульсов сброса, перекрьшает четырнадцатый импульс, выдаваемый счетчиком 7 на регистр 1,и переводит триггерные ячейки 4, 5, 6 регистра 1 в нулевое со- ( стояние. Импульс с триггера 19, прошедший задерживающий элемент 11, записывает первый импульс в счетчик 7 (следующий отсчет) и переводит триггер запоминающей ячейки 20, в которую записан fl -и элемент предьщущей комбинации, в нулевое состояние, пропуская сигнал с триггера 29 (см. фиг. 3) через элемент И 30 запоминающей ячейки 20. При этом в регистр 1 производится запись элемента предьщущей комбинации в первый триггер ячейки 4. Первый импульс, записанный в счетчик 7f переводит первый триггер ячейки 4 в нулевое состояние, при этом производится запись сигнала во второй триггер ячейки 4. Следукзщий от генератора тактовых импульсов (ГТИ) импульс сзйписывает в счетчик 7 второй импульс. Этот импульс второй тактовой частоты переводит в нулевое состояние триггерную ячейку 4 и записывает сигнал в триггерную ячейку 5 и т. д. , Таким образом, ft -и элемент предыдущей комбинации записьшается как старший разряд следующей и происходит сдвиг информационной последовательности сигналов на один такт в сторону опережения. Если первый сигнал появился на выходе 15/3 классификации ошибок дешифратора 15, то этот сигнал проходит элемент ИЛИ 25 определителя и через вентиль 26 поступает на установочный триггер ,22, переводя его в единичное состояние. Сигнал с триггера 22 определителя 16 поступает, на элемент И 18, сюда же приходит сигнал с выхода 15/4 дешифратора 15. , П -и импульс первой тактовой частоты пройдя элемент 12, поступает на вход элемента И 18 и при данной ситуации переводит триггер 10 в единичное состояние. ;fx -и импульс второй тактовой часто,ты переводит триггер нулевое собтояние, при этом сигнал с выхода триггера 1О подается на формирователь 14. С формцрователя 14 ригнал поступает на формирователь 9 импульсов сброса и элемент 8, Формирователь 9 подает на регистр 1 импульс, перекрьшающий во времени сле|дующий информационный сигнал, и пер&водит триггерные ячейки 4, 5, 6 регистра 1 в нулевое состояние, Сигнал с формирователя 14 не пропускает через элемент 8 два импульса ГТИ, и,таким образом, счетчик 7 начинает от.счет следующих четьфнадцати импульсов на такт позже, проверка регистра 1 сдви гается на один такт в сторону запаздьшания. Если первый сигнал появляется на выходе 15/2 дешифратора 15,то этот сигнал через элемент совпадения 27 (см. фиг. 2) определителя 16 проходит на счетный вход триггера 28 и переводит его в противоположное состояние. Триггер 28 может изменить свое состояние только один раз за цикл. Причем благодаря подключению и счетному входу триггера 28 его состояние изменяется через цикл. Сигнал с триггера 28 проходит через элемент ИЛИ 23 или через элемент ИЛИ 25 определителя 16 и осуществляет сдвиг на такт в сторону опережения или на такт в сторону запаздьшания. Если один из установочных триггеров 21 или 22 определителя 16 перешел в одиночное состояние, то данный триггер сохраняет это состояние в течение всего цикла фазирования, причем другой из этих триггеров уже не может перейти в единич ное состояние, так как сигнал не пройдет через вентиль 24 или 26 определителя 16 на который подается сигнал с нулевого выхода первого триггера. Таким образом, благодаря определителю 16 решение о направлении фазирования принимается один раз за.цикл. Если при следующей проверке регистра 1 сигнал не появится на выходах дешифратора 15, то триггеры 10 и 19 будут находится в нулевом состоянии, проходящая информация будет поступать в регистр 1 и синфазно импульсы от ГТИ будут поступать в счетчик 7. Если же регистр 1 будет содержать остаток, сигнал с выхода 15/2 дешифратора 15 при подаче П -го импульса первой тактовой частоты, прошедшего элемента 12, пройдет .с выхода, установочного триггера 21 или 22 определителя 16, приведенного в единичное состояние, через элемент И 17 или 18 на триггер 19 или 10, управляющие сигналы с которого будут осуществлять сдвиг в ;:том же направлении, в каком был осуществлен первоначальный, и т. д. до тех пор, пока на выходах деши(| ратор 15 сигналы будут отсутствовать, т. е. записанный в регистре остаток будет равен нулю.i Таким образом, предложенное устройство для фазирования позволяет уменьшить время вхождения в синхронизм за счет I осуществления фазирования как в с.юропу запаздьшания, так и в сторону опережения. Предмет изобретения у. Устройство для фазирования аппаратуры, передающей информацию циклическим ко- .дом, содержащее сдвигающий регистр с формирователем сбрасывающих импульсов, а также счетчик с элементом НЕТ, триггер, запрещающий фазирование, и задерживающие элементы, отличающееся тем, что, с целью уменьшения времени вхождения в синхронизм, в него введены дешифратор, определитель направления фазирования, два элемента. И, триггер опережающего фазирования и запоминающая ячейка, причем входы дешифратора подключены к выходам сдвигающего регистра, а , выходы классификации ошибок дешифратора соединены с входами определителя направления фазирования, выходы которого подключены соответственно к входам элементов И, к другим входам которого подключен выход обнаружения появления ошибок дешифратора, выходы каждого из элементов И соединены соответственно с входами триггера, запрещающего фазирование, и триггера опережающего фазирования, еЪкод последнего соединен с входом

Г

счетчика, формирователя сбрасьшаюших импульсов и через задерживающий апемент ш с входак и счетчика и запоминающей км соединен с информационным входом ; устройства, а ее выход-с сдвигающим регистром.

2. Устройство по п. 1, о т л и ч а ющ е е с я тем, определитель направ8

|ления фазирования содержит две цепочки из последовательно соединенных элемен тов ИЛИ, вентилей и установочных триггеров, нулевые выходы которых перекрестно соединены с вторыКли входами вентилв|1 и с входами элемента совпадения, подключенного через триггер к вторым входам элементов ИЛИ.

Г

Инсрормаиионный б)(бд

°

---i

I 5 I f

ЦI

От генератора

тактобых

импульсод

8

11

W

W

Сбрасы5аюU4UU импульс I

12

f/5/y Ш 5l3

/5/

i4S 1