Устройство фазирования аппаратуры передачи информации циклическим кодом Советский патент 1979 года по МПК H04L27/14 H04L7/02 

1

Изобретение относится к технике фазирования при передаче информации, закодированной циклическим кодом.

Известное устройство фазирования аппаратуры передачи информации циклическим кодом содержит регистр сдвига, выполненный на триггерных ячейках и сумматорах, формирователь импульсов сброса, дешифратор, генератор тактовых импульсов, элемент запрета, счетчик тактовых импульсов, триггер запрета, формирователь импульсов запрета, элемент ИЛИ, элементы И и формирователи длительности импульсов, причем выходы регистра сдвига подключены к со ответствующим входам дешифратора, а выход генератора тактовых импульсов через элемент запрета соединен с входом счетчика тактовых импульсов, выход которого подсоединенк одному из входов триггера запрета, а выход триггера запрета соединен с вз(одом формирователя импульсов запрета, выход которого подключен к. одному ,из входов всех элементов И, выходы всех элементов И соединеиы с входами управ/1ения элемента .запрета, втоpbie входы элементов И соединены с соответствующими выходами формирователей длительности импульсов и с входами формирователя импульсов сброса, аы.чодом подключенного к сбросовым шинам регистра сдвига, второй вход триггера запрета соединен с выходом элемента ИЛИ 1.

Недостаток этого устройства фазирования заключается в том, что при наличии помех решение, принятое на основании анализа остатка в результате одной проверки,

может оказаться неправильным, что может привести к ошибочному выходу из синхронного состояния, а также к состоянию ложного синхронизма, в результате чего время вхождения в синхронизм становится величиной неопределенной.

Кроме того, при количестве символов раесинхронизации г j ; п - г остаток может быть любой комбинацией на 2 двоичных символов.

Решение об оптимальном количестве символов сдвига/ лучше принимать на основе статического анализа видов остатков.

Целью изобретения является обеспечение требуемой достоверности фазирования путем полного использования статистических свойств слов рассинхронизацин. Цель достигается введением накопителей результатов анализа остатков по количеству проверяемых проверочных символов и элемента ри этом каждый выход дешифратора Подключен на вход соответствующего накопителя, выход накопителя нулевого остатка соединен с одним из входов элемента НЕ-ИЛИ, выходы остальных накопителей гюдключены к входам элемента ИЛИ, входам элемента НЕ-ИЛИ .11 входам формирователей длительности импульсов, а вход одного из формирователей импульсов наибольшей длительности соеди,нен с выходом элемента НЕ-ИЛИ, а выход элемента НЕ-ИЛИ подсоединен к одному из входов элемента ИЛИ. На чертеже представлена структурная схема предложенного устройства, выполнен-. иая согласно данному изобретению. Устройство содержит регистр сдвига 1, в состав которого входят сумматоры 2 и 3, триггерные ячейки 4, 5, 6, 7, счетчик тактовых импульсов 8, элемент запрета 9, триггер запрета 0, формирователь длительности импульсов 1, формирователь импульсов запрета 2, дешифратор 13, элемент ИЛИ 14,формирователи длительности импульсов 15,16, 17, 18, элементы И 9, 20, 21. 22, накопители 23, 24, 25, 26, элемент НЕ-ИЛИ 27 и генератор тактовых импульсов , при чем входы дешифратора 13 подключены к. выходам регистра сдвига , а каждырТ выход дешифратора анализа видов остатков заведен на вход соответствующего накопителя, выход одного из накопителей - накопителя нулевого остатка 26 соединен с входом элемента НЕ-ИЛИ 27 , а выходы остальных накопителей 23, 24, 25 заведены соответственно на входы элемента ИЛИ 14, элемента НЕ-ИЛИ 27 и на .входы формирователей соответствующей длительности импульсов 15, 16, 17, причем выход элемента НЕ-ИЛИ 27 соединен с входами элег ента ИЛИ 14 и формирователя наибольшей длительности 18, выходы формирователей длительности импульсов соединены с первыми входами элементов И 19, 20, 2, 22, на вторые входы которых через формирователь 11 подключен выход триггера запрета 10, выходы элементов И заведены на входы элемента запрета 9. Устройство работает следующим образом. Ннформйционная последовательность сиг налов поступает в регистр сдвига. После записи в регистр сдвига последнего раз{)яда делимого в- нем фиксируется окончательный остаток, или, если комбинация относится к разрешенным, кодовы.м комбинациям, регистр переходит в нулевое состояние; п - и импульс 1 тактовой час тоты пропускает через вентили дешифратора сигналы с первых триггеров ячеек, регистра. Если триггерные ячейки регистра после записи последнего разряда делимого находятся в нулевом состоянии, сигнал с выхода деигифратора поступает на накопитель 26. Если при поступлении определенного количества сигналов этот накопитель заполнится больше, чем на половину, запись импульсов в счетчик и информационных сигналов в регистр сдвига будет происходить без изменения. Если же при записи в регистр последнего разряда делимого не все триггеры в регистре устанавливаются в нулевое состояние, то сигнал в зависимости от номера старшего разряда остатка будет через дешифратор поступать на один из накопителей 23, 24 или 25. Если после поступления определенного количества сигналов один из этих накопителей 23, 24, 25 заполнится больше, чем на половину, то после выполнения определенного количества проверок сигнал с накопителя через элемент ИЛИ 14 поступает на триггер запрета 10, переводя его в единичное состояние, и одновременно на формирователь 15, 16 или 17, выдающий сигяал нужной длительности; п - и импульс 0-тактовой частоты переводит триггер запрета 10 в нулевое состояние и подает сигнал на формирователь II. Длительность сигнала с формирователя 1 такая же, как и длительность наиболее ДЛИННОГО сигнала, выдаваемого одним из формирователей, Через соответствующий элемент И 19, 20, 2 сигнал нужной длительности проходит на вход элемента запрета .9, осуществляется запрет необходимого количества импульсов по ГТИ, т.е. сдвиг информационной последовательности сигналов на определенное количество символов. Если нн один из накопителей после определенного количества проверок не заполнятся больше, чем на половину, то сигналы с выходов накопителя поступают на элемент НЕ-ИЛИ 27, с выхода которого сигнал проходит на формирователь 18 и триггер запрета 10. Запрет необходимого количества символов осуществляется выходным сигналоц элемента И 22. Следующий анализ видов остатков после определенного количества проверок пронсХ5 аят таким же образом, и так до тех пор, пока не зафиксируется синхронное состояние, т.е. -накопитель 26 будет накапливать больше половины сигналов. Таким образом, с помощью введения новых блоков-накопителей, элемента НЕ-ИЛИ и осуществлений статического анализа видов остатков удается обеспечить требуемую

достоверность путем полнбго использования статистических свойств комбинаций рассинхронизаики.

Формула изобретения

Устройство фазирования аппаратуры передачи информации циклическим кодом, содержащее регистр сдвига, выполнеиный на триггерных ячейках и сумматорах, формирователь импульсов сброса, дешифратор, генератор тактовых импульсов, элемент запрета, счетчик тактовых импульсов, триггер запрета, формирователь импульсов запрета, элемент ИЛИ, элементы И и формирователи длительности импульсов, причем выходы регистра сдвига подключены к соответствующим входам дешифратора, а выход генератора тактовых импульсов через элемент запрета соедийен с входом счетчика тактовых импульсов, выход которого подсоединен к, одному из входов триггера запрета, а выход триггера запрета соединен с входом формирователя импульсов запрета, выход которого подключен к одному из входов всех элементовИ, выходы всех элементов И соединены с входами управления элемента запрета, вторые входы элементов И соединены с соответствующими выходами формирователей длительности импульсов и с входами формирователя импульсов сброса, выходом подключенного к сбросовым шинам регистра сдви. второй вход триггера запрета соединен с выходом элемента ИЛИ, отличающееся тем, что, с целью повышения достоверности фазирования путем полного использования статистических свойств слов рассинхронизации, введены накопители результатов анализа остатков по количеству

проверяемых проверочных символов н элемент НЕ-ИЛИ, .при этом каждый выход дешифратора подключен на вход соответствующего накопителя, выход накопителя нулевого остатка соединен с одним из входов элемента НЕ-ИЛИ, выходы остальных накопителей подключены к входам элемента ИЛИ, входам элемента НЕ-ИЛИ и входам формирователей длительности импульсов, а вход одного из формирователей импульсов наибольшей длительности соединен с выходом элемента НЕ-ИЛИ, а выход элемента НЕ-ИЛИ подсоединен к одному нз входов элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе

I. Авторское свидетельство СССР № 478450, кл. Н 04 L 27/14, 1975.