Устройство для поиска псевдослучайного сигнала по задержке Советский патент 1976 года по МПК G06F17/18 

I

Изобретение относится к цифровым уст ройствам для обработки сложных сигналов и может быть использовано в связных и радионавигационных системах различного назначения, модулирующий сигнал которых является двоичным псевдослучайным сигналом (пес), известным также под назвакием/йпоследовательности или кода максимальной длины.

Основной задачей, которая возникает в таких системах, является определение временной задержки принимаемого сигнала, что соответствует определению фазы сигнала при воздействии помех в канале связи и фазированию местного генератора ПСС.

Известно устройство для поиска псевдослучайного сигнала по задержке, содержащее коррелятор, соединенный одним из входов с: входом устройства, а выходом подключенный к пороговому элементу огр; ничитель, соединенный с входом первого регистра, подключенного через переключатель к входу второго регистра, разрядные , выходы регистров через соответствующие сумматоры по модулю два соединены с kвходами мажоритарного элемента, подключенного через переключатель к другому входу коррелятора.

Однако в таком устройстве для поддержания высокой достоверности оценки фазы при больших вероятностях искажения сигнала нообходимр увеличение кратности исправляемых ошибок, а в рамках известного устройства это возможно только за счет увеличения числа испольлэуемых проверок, т. е. за счет существенного увеличения объема оборудования. Поэтому при естественных ограничениях объема оборудования достижимая достоверность оценки оказывается недостаточной для эффективной )аботы в условиях сильных помех. Это обусловлено жесткой детерминированностью работы известного устройства во время предварительной оценки фазы, при которой исправление ошибок осуществляется только в те-чоние п. тактов (режим 5 ).

Цель изобретения - сокращение в()емени поиска сигнала по задержке и пвода местного генератора в синхронизм без угнели3чения длины регистров и числа сумматоров по м одулю два.

Для дтого предлагаемое устройство содержит 1/2 (К+1)-входовой элемент И, 1/2 (k+l)-вxoдoвoй элемент ИЛИ-НЕ и двухвходовой элемент ИЛИ-НЕ, причем входы l/2{k+l)-вxoдoвыx элементов ИЛИНЕ и И соединены с выходами суммато.ров по модулю два, подключенных с разрядным, выходам: второго регистра, а выходы 1/2 (k+l)вxoдoвыx элементов ИЛИНЕ и И через двухвходовой элемент ИЛИНЕ соединены с входом сброса коррелятора

На чертеже изображена блок-схема предлагаемого устройства.

Устройство содержит коррелятор 1, пороговый элемент 2, ограничитель 3, k-входовой мажоритарный элемент 4, два сдвиговых регистра - основной 5 и вспомогательный 6, общая длина которых равна (П + ) сдвоенный переключатель 7, сумматоры 8 по модулю два, 1/2 (k+l)-вxoдoвoй элемент И 9, 1/2 ()-вxoдoвoй элемент ИЛИ-НЕ 1О и двухвходовой элемент ИЛИ-НЕ 11,

Входная шина устройства соединена с одним из входов коррелятора 1, выход которого подключен к входу пороговой схемы 2, Выход схемы 2 является выходом всего устройства. Вход регистра 5 через ограничитель 3 подключен к входной шине устройства, выход регистра 5 через переключатель 7 соединен с входом регистра 6. К выходам регистров 5 и 6 подключены входы сумматоров 8 по модулю два, выходы которых соединены с входами мажоритарного элемента 1, причем l/2(k+l) входов (т. е, большинство входов) мажоритарного элемента подключены к выходам тех сумматоров 8, которые связаны только с ячейками регистра 6, Параллельно 1/2 (k+l) входам мажоритарного элемента 4 подключены входы элементов И 9 и ИЛИ-НЕ 10, выходы которых через элемент ИЛИ-НЕ 11 соединены с шиной сброса коррелятора 1.

Устройство работает следующим образом

В исходном состоянии подвижные контакты переключателя 7 находятся в положении а и видеосигнал с выхода ограничителя 3 поступает в регистры 5 и 6, После, заполнения всех ячеек регистров 5 и 6, т, е. ( fi + f ) тактов, переключатель 7 устанавливается в положение f . При этом на вход регистра 5 продолжают поступать сигналы с выходп ограничителя 3, а на вход регистра б и коррелятора 1 - сигналы с выхода мажоритарного элемента 4. Сумматоры 8 подключен. к выходам ячеек регистров 5 и 6 так, что на выходе каждого 1сумыатора выг-абат ывается сигнал, соответ4

ствующий значению эазряда а и по большинству одинаковых сигналов мажори1-арного элемента вырабать зает исправленное

значение а,.. Так как большая часть суми.

маторов 8 соединена с регистром 6, после исправления всех ошибок в регистре 6 сигналы на выходе мажоритарного элемента 4 становятся независимыми от принимаемых

сигналов, В результате этого регистр 6 вместе с цепью обратной связи, замыкающейся через соответствующие сумматоры и мажоритарный элемент, автоматически переходит в режим работы местного т-енераiTopa пес.

Полное совпадение сигналов на выходах сумматоров, связанных с регистром 6, устанавливается с помощью ементов 9, Ю, и 11, составляющих схему контроля состояO ния регистра 6, На выходе элемента ИЛИНЕ 11 появляется сигнал 1, если не все сигналы на входах элементов 1О и 9 одинаковы; в противном случае на выходе элемента 11 устанавливается постоянный

5 нулевой сигнал, свидетельствующий об окончании процесса исправления ошибок. При этом прекращается подача сигнала на сброс накопителя в корреляторе 1 и начинается корреляционный анализ правильности вхождения в фазу. (Предполагается, что взаимный сдвиг сигналов, поступаюших на входы коррелятора 1, компенсирован). Если результат анализа отрицателен, то предпринимается новая попытка поиска.

Таким образом, ввод принимаемых сигналов в регистры предлагаемого устройства производится так же, как в прототипе, но исправление ошибок, в отличие от прототипа, осуществляется вплоть до полного совпадения содержимого основного регистра 6 с участком используеь ого псевдослучайного сигнала. При этом время исправления не ограничивается ft тактами, как в прототипе, а определяется реальным числом произошедших ошибок. Если ошибок не было, то корреляционная проверка вхождения в фазу начинается сразу же после заполнения регистров 5 и 6. Аналогичным образом предлагаемое устройство реагирует на появление ошибок, гарантировано исправляемых мажоритарным элементом. При большей, кратности ошибок процесс исправления продолжается и в нем используются дополнительные импульсы принимаемого сигнала. Тем самым устройство приобретает новое свойство самоадаптации к условиям помеховой обстановки в канале связи, а некото1)ое увеличение времени исправления ошибок Гс избытком компеиси-

Оиспр

руется сокращением среднего числа попыток поиска (с учетом того, что Т

: Т ).

испр Предмет изобретеник

Устройство для йоиска псевдослучайного сигнала по задержке, содержащее кор релятор, соединенный одннм из входов с входом устройства, а выходом подключенный к пороговому элементу, ограничитель, соединенный с входом первого регистра, подключенного через переключатель к входу второго регистра, разрядные выходы регистров через соответствующие сумматоры по

()

модулю два соединены с к входами мажи|)1«тарного элемента, подключенного через гюреключатель к другому входу коррелятора, отг ичаазшоеся те- что, с

; целью повьЕШЛиия среднего бь гродействпя, устройство содержит 1/2( )-вxoдorюй элемент И, 1/2( k+l)-вxoдoвoй элемент

:ИЛИ-КЕ и двухвходовой элемент ИЛИ-НЕ, причем входы 1/2( k+l)-вxoдoвыx элементов ИЛИ-НЕ и И соединены с выходами сумметорй по модулю два, подключенных к раэряйкым выходам второго регистра, а выходы l/2(k+l)-вxoдoвыx элементов ИЛИНЕ и И через двухвходовой элемент ИЛИ. НЕ соединены со входом сброса коррелятора

Bi(00

L

CUZMSSJf

I