Формирователь импульсов регенерации для запоминающих устройств на мдп-транзисторах Советский патент 1976 года по МПК H03K5/159 H03K5/01 

Изобретение относится к вычислительной технике и может использоваться для получе ния импульсов регенерации в матрице накопителя оперативного запоминающего устрой ства. г Известен формирователь импульсов реге« нерации для запоминающих устройств на ;р дП- ранзисторах, содержащий пять инверторов с активными и нагрузочными транзи« сторами, соединеннь ми в кольцо, конденсатор времязадающей цепи и зарядный транзистор. Однако известное устройство обладает |зависимостью периода и длительности импульсов регенерации от конструктивных эле ментов, а также потребляет значительную мощность. I . Цель изобретения - повыщение стабиль1ности длительности импульсов регенерации и снижение потребляемой мощности, Для этого в него дополнлтельно введены перв1:й и второй тактовые генераторы, разрядный и блокирующий транзисторы, де- , лиТ.ёль напряжения и упрппляемая импульс- Ная цепь смещения затвора нагрузочного ртранзистора первого инвертора, состоящая из первого, второго и третьего транзисто;ров, причем затвор зарядного транзистора I подключен к выходу первого инвертора, сток ;разрядного транзистора подключен к истэку зарядного транзистора, затвор - к средней I точке делителя напряжения, а исток - к общей щине} сток блокирующего транзистора I подключен к истоку активного транзистора BTOporo инвертора, а затвор блокирующего транзистора второго инвертора подключен к затворам нагрузочных транзисторов jjTCporo ic четвертого инверторов и к riepBO fV так1юво j ренепат пу; первый, второй и третий зисторы управпяекюй импульсной яегги CMeuteния последовательно включены полюсом источника питания и общей агиной, затвор из них подключен к выходу пятого . вертора, затвор второго - к второму тпктч вому генератору, затвор третьего - к первому TaKTOBONty генератору. На чертеже приведена принципмаш.нгш электрическая схема формирователя. Формирователь v.viiiym-r-ofi ропмк птиин содержит тактовые клеммы 1 и 2, пять инверторов, выполненных на нагрузочных транзисторах - 3-5 и активных тран зисторах - 4-5 соответственно, блок ровочный транзистор 5 второго инвертора транзисторы 6, 7 и 8 импульсной цепи смещения, конденсаторы 9 и 10, времяза дающую цепь из конденсатора 11, зарядно транзистора 12 и разрядного транзистора 13, делитель напряжения на транзисторах 14 и 15, а также выходные клеммы 16 и 17, причем истоки транзисторов 3-2 -38j 12, 14 и затворы транзисторов 3-3, , 14 подключены к шине питания, затворы транзисторов 3-2, 3-4, 5 и 8 подключены к тактовой клемме 1, тактовая клемма 2 подключена к затвору транзисто ра 7, стоку транзистора 3-1 и через конденсатор 9 - к затвору транзистора 3-1, соединенному с истоком транзистора 8, связанным через конденсатор 10 с общей шиной, истеки транзисторов 5, 4-1, 4-3 - - 4-5, 6, 13 и 15 подключены к общей шине, истоки транзисторов 3-1 - 3-5, 4-2, 7, 8, 12 и 14 соединены соответственно со стоками транзисторов 4-1 4-5 5, 6, 7, 13 и 15, затворы транзисторов - 4-5, 6, 12, 13 и 15 подключены соответственно к истокам транзисторов 3-5, 12, 3-2 - 3-5, 3-1, 14, исток транзистора 12 подсоединен к общей шине через конденсатор 11, а выходные клеммы 16 и 17 подключены к истокам транзисторов 3-4 и 3-3 соответственно. Формирователь работает следующим образом. На клеммы 1 и 2 поступают последов теш-- сти коротких отрицательных импуяь- v,uB с генераторов 7с1ктовых импульсов, двинутых друг относительно друга на пол периода. При поступлении тактового импульса на клемму 1 транзистор 8 открывается и конденсатор 10 заряжается. С приходом тактового импульса на клемму 2 конденсатор 10 дополнитвитьно подзаряжается, транзистор 3-1 открывается, вызывая отпирание транзистора 12, через который происходит быстрый заряд конденса тора 11. Напряжение на затвс е транзистора 4-2 растет и он отпирается. Следующий тактовый импульс на клемме 1 открывает транзистор 5, снимая блокировку со второго инвертора, благодаря чему передний фронт положительного импульса ча выходе четвертого инвертора соответствует заднему фронту тактового импуль- са на клемме 1. Одновременно на выходе пятого инвертора появляется отрицатель- ный импульс, отпирающий транзисторы 4-1 и 6, последний из которых блокирует воздействие тактовых импульсов с клеммы 2 на подзаряд конденсатора 10. Транзистор 12 запирается и конденсатор 11 начинает медленно разряжаться через транзистор 13, внутреннее сопротивление которого определяется напряжением на выходе делителя на транзисторах 14 и 15. При достижении напряжением на конденсаторе 11 порогового уровня транзистор 4-2 закрывается и поступающий на клемму 1 тактовый импульс запирает транзистор 4-4 и на выходной клемме 16 появляется отрицательный мпульс, передний фронт которого жестко ривязан к переднему фронту тактирующего мпульса на клемме 1 и не зависит от нетабильности разряда конденсатора 11. Таким образом фронты импульсов на выодах 16 и 17 синхронизированы импульсаи тактовых генераторов и длительность ыходных импульсов не зависит от конструкивных элементов формирователя. Формула изобретения Формирователь импульсов регенерации для запоминающих устройств на МДП-транзисторах, содержащий пять инверторов с активными и нагрузочЕВыми транзисторами, соединенные в кольцо, :1: нденсатор времязадающей цепи и зарядный транзистор, отличающийся тем, что, с целью повышения стабильности длительности импульсов регенерации и снижения потребляемой мощности, в него дополнительно введены первый и второй тактовые генераторы, разрядный и блокирующий транзисторы, делитель напряжения и управляемая импульсная цэпь смещения затвора нагрузочного транзистора первого инвертора, состоящая из первого, второго и третьего транзисторов, причем затвор зарядного транзистора пдклю:- чен к выходу первого инвертора, стсх разрядного транзистора подключен к истоку зарядного транзистора, затвор - к средней точке делителя напряжения, а исток - к общей щине, сток блокирующего транзистора подключен к истоку шстивного транзистора второго инвертора, а затвор блокирующего транзистора второго инвертора подключен к затворам нагрузочных транзисторов второго и четвертого инверторов и к первому тактовому генератору, первый, второй и третий транзисторы управляемой импульсной епи смещения последовательно включены между полюсом источника питания и общей щиной. затвор первого из них подключен к выходу пятого иЕшертора, затвор второго - к втоpo,v тактовому генератору, затвор третьего - к первому тактовому генератору.

1 1

0

/7um

1