ния при необходимости условных ветвлений по результату выполнения данной или предыдущей микрокоманды, поле 5 для указа-кия адреса следующей микрокоманды. Код микрокоманды из поля 3 и код ветвления из поля 4 дешифруются дешифратором 6 кода микрокоманды и дешифратором 7 кода ветвления соответственно и воздействуют на блок управления 8.
Адрес выбираемой микрокоманды образуется в регистре 9 адреса. При выполнении текущей команды ее .код хранится в регистре 10 кода операции.
По окончании выборки очередной команды процессора из оперативной памяти ее код операции передается в регистр 10 кода операции и хранится там до ко-нца выполнения команды. Вход в микропрограмму выполнения команды осуществляется путем выборки микрокоманды, имеющей в адресном поле 5 нулевой код, а в поле 3 код, по которому устройство управления 8 возбуждает щину 11 начала операции, при этом на выходе элемента «ИЛИ 12 появляется сигнал, разрешающий передачу содержимого регистра 10 .кода операции через второй элемент «И 13 и второй элемент «ИЛИ 14 в старшие разря.ды регистра 9 адреса.
Элемент «НЕ 15 в этом случае блокирует входы первого элемента «И 16, передающего старшие разряды адресного поля 5 в старшие разряды регистра 9 адреса.
В младшие разряды регистра 9 адреса через первый элемент «ИЛИ 17 и третий элемент «И 18 передается нулевой код из младших разрядов адресного поля 5.
Таким образом, процессор переходит к микропрограмме выполнения команды.
При выполнении лоследовательности микрокоманд в микропрограмме входы и выход третьего элемента «ИЛИ 12 .имеют нулевое значение, а выход элемента «НЕ - единичное значение, и адрес следующей микрокоманды образуется передачей в регистр адреса 9 старших разрядов адресного поля 5 через первый элемент «И 16 и второй элемент «ИЛИ 14, а младших разрядов адресного поля 5 через первый элемент «ИЛИ 17 и третий элемент «И 18.
Прием информации в регистр 9 адреса стробируется сигналом, вырабатываемым блоком управления на втором выходе.
В случае выполнения микрокоманды с ветвлением в поле 4. ветвления записывается соответствующий код ветвле.ния, который после дешифрации в дешифраторе 7 кода ветвления вырабатывает .на выходе блока управления код младших разрядов адреса в соответствии с результатами выполнения текущей и предыдущей м.икрокоманды, который через первый элемент «ИЛИ 17 и третий элемент «И 18 передается в младшие разряды регистра адреса.
Младшие ветвящиеся разряды адреса в адресном поле 5 должны иметь при этом нулевое
значение. Старшие разряды регистра 9 адреса в данном случае определяются старшими разрядами адресного поля 5.
При необходимости входа в общие микроподпрограммы в адресное поле 5 записывается адрес .начала микроподпрограммы. В последней микрокоманде микроподпрограммы в поле ветвления записывается код ветвле.ния, возбуждающий шипу 19 возврата дешифратора 7 кода ветвления, а в адресном поле 5 - адрес, отличный от нуля.
В конце выполнения микроподпрограммы происходит автоматический возврат в фиксированную ячейку зоны выполнения текущей
команды. Затем в ходе выпол.нения команды может быть осуществлен переход к другой микропрограмме, после выполнения которой проис.ходит автоматический возврат в другую, фиксированную ячейку зоны выполнения команды, определяемую содержанием младщих разрядов адресного поля 5.
Рассмотрим, например, выполнение кома.нды умножения с плавающей запятой и нормализацией результата. Для выполнения указанной команды используются следующие микроподпрограммы: микроподпрограмма сложения порядков; микроподпрограмма умножения мантисс; микроподпрограмма нормализации результата.
Запишем микрокоманду в виде uiuzus, где ai - код микрокоманд, az - поле ветвления; «3 - поле адреса следующей микрокоманды.
Примем, что возбуждение щины возврата происходит при фиксированном значении поля
ветвления az 1 и указанная команда умножения имеет код операции 57.
Тогда в последней микрокоманде завершения цикла выборки команды из оперативной памяти и образования исполнительного адреса поле адреса , и процессор входит в микропрограмму выполнения команды умножения, .начиная с адреса 570.
По окончании выборки операнда из о.перативной памяти осуществляется переход в микроподпрограмМу сложения порядков, последняя микрокоманда которой имеет вид а И.
По окончании выполнения этой микрокоманды осуществляется переход в ячейку 571. Затем процессор выполняет некоторые подготовительные операции и переходит к микроподпрограмме умножения мантисс, последняя микрокоманда которой имеет вид ai 12.
По окончании выполнения этой микрокоманды осуществляется переходв ячейку 572,
в которой записана микрокоманда перехода к микроподпрограмме нормализации результата. Последняя микрокоманда этой микропрограммы имеет вид ai 13. По окончании выполнения этой микрокоманды осуществляется переход в ячейку 573.
Затем процессор передает результат в нужные
регистры и переходит к выполнению микропрограмлмы выборки следующей команды.
При использовании микроподпрограммы
нормализации результатов в команде сложе
название | год | авторы | номер документа |
---|---|---|---|
Микропрограммный процессор | 1974 |
|
SU535567A1 |
Микропрограммное устройство управления | 1980 |
|
SU881748A1 |
Микропрограммное устройство управ-лЕНия | 1978 |
|
SU807290A1 |
Микропрограммный процессор | 1987 |
|
SU1517034A1 |
Микропрограммный процессор | 1978 |
|
SU765809A2 |
Микропрограммное устройство управления | 1974 |
|
SU519711A1 |
Устройство микропрограммного управления | 1984 |
|
SU1226453A1 |
Микропрограммное устройство управ-лЕНия | 1979 |
|
SU842815A1 |
Микропрограммное устройство управления | 1982 |
|
SU1156071A1 |
Процессор с микропрограммным управлением | 1982 |
|
SU1124298A1 |
Авторы
Даты
1976-02-15—Публикация
1974-05-29—Подача