Логическая схема "или-и-не" Советский патент 1976 года по МПК H03K19/10 

Схема работает следзющим образом.

Предположим, что триггер на туннельном диоде 22 в начале первого такта находится в нулевом (низковольтном) состоянии.

При нодаче на все в.коды нулевых сигналов входные диоды оказываются закрытыми и отрицательный ток стока -EI - резистор 6, переключаясь в диод 7, устанавливает триггер на ту нельном диоде И- в низковольтное состояние, в результате чего но окончании прохождения отрицательного импульса, подаваемого в точку В, через диод с иакоплением заряда 11 в течение нервого такта протекает ток прямого смещения. Этот ток к концу первого такта обеспечивает накопление в базе диода 11 заряда 0. Ток в диоде 12 накопления заряда отсутствует, заряд в его базе не накапливается, что достигается обеспечеиием небольшого отрицательного потенциала в точке Б (порядка -0,3 В) регулировкой тока стока -Е - резистор 6. Поступающий в начале второго полутакта через диод 9 отрицательный синхроимпульс, рассасывая заряд 0, вызывает протекание большого обратного тока через диод 11 и туниельный диод 14 на туннельный диод 22, в результате чего последний переключается в высоковольтное состояние, а на выходе 24 появляется единичный сигнал. В этом состоянии туннельно-транзисторный триггер находится в течение второго такта.

Если на вход схемы поступает единичный (положительный) уровень, то соответствующий входной диод 5 открыт, в пего проходит ток стока - резистор 6. Диод 7 закрывается. Положительным током через резистор 13 туннельный диод 14 переключается в высоковольтное состояние. Появление ноложительного напрял ения в точке Б приводит к запираншо диода с накоплением заряда 11 и переключению тока истока -Е - резистор 10 в диод 12. Прямой ток диода 12 протекает через обратносмещенный и имеющий малое сопротивлеиие туннельный диод 16. Этот ток к концу второго такта обеснечивает накопление в базе диода 12 с накопителем заряда Оь

Поскольку ток, проходя через диод 11, отсутствует во втором такте, то заряд в его базе также отсутствует. Приходящий в начале третьего такта через диод 9 отрицательный синхроимпульс рассасывая заряд Oi, вызывает протекание большого обратного тока через диод 12. Величина этого тока превышает значение пикового тока туннельного диода

16. Последний переключается в высоковольтное состояние, формируя в точке Г отрицательный импульс.

Транзистор 15 положительным напряжением, создаваемым с помощью опорного диода 18 и резистора 17, в исходном состоянии выводится на грань отпирания, и появление отрицательного импульса на базе приводит к резкому отпиранию транзистора 15, в результате ток смещения туннельного диода 22, задаваемый стоком -EI - резистор 19, нереключается в коллекторную цепь транзистора 15, что приводит к переключению туннельного диода 22 в низковольтное состояние, а на 5 выходе 24 появляется нулевой сигнал.

Если на входе схемы продолжает оставаться единичный сигнал, то переключение туннельно-транзисторного триггера осуществляется только при изменении информации на выходе диодной ложки.

При неизменной входной информации (серия нулей или серия единиц) выходная информация представлена потенциальным уровнем, что позволяет достаточно просто согласовывать выход предлагаемой схемы с входами различных потенциальных элементов.

Формула изобретения

Логическая схема «ИЛИ-И-ИЕ, содержащая диодную схему «ИЛИ-И, выход которой через туннельный диод вспомогательного триггера соединен с входом туннельнотранзисторного триггера и с инверсным выходом усилителя тока на диодах с накоплением

5 заряда с парафазными выходами, прямой выход которого через туннельный диод подключен к общей шине, отличающаяся тем, что, с целью повышения быстродействия, помехоустойчивости и обеспечения возможности

0 совместной работы схемы с потенциальными элементами, в ней дополнительно установлены диод и транзистор с подключенными к его эмиттеру резистором и опорным диодом, причем диод включен между токозадающим резистором и туниельным диодом туннельнотранзисторного триггера, база транзистора соединена с прямым выходом усилителя тока на диодах с накоплением заряда, коллектор транзистора подключен к точке соед,инения

дополнительного диода и токозадающего резистора туинельно-транзисторного триггера, второй вывод опорного диода соединен с общей шиной, а второй конец эмиттерного резистора подключен к шине питания.

7

40

Ei