Логический элемент Советский патент 1977 года по МПК H03K19/10 

Изобретение относится к импульсной технике и может найти применение при разработке элементов вычислительных устройств.

Известен логический элемент ИЛИ-И-ИЕ, содержащий входной диодный логический элемент ИЛИ, логический элемент И, триггер и управляющий элемент 1.

Данный элемент не обеспечивает надежной точности и стабильности.

По основному авт. св. 474109 известен логический элемент, содержащий туннельно-транзпсторный триггер, выход которого является инверсным выходом схемы, вспомогательный триггер на туннельном диоде и два диода с накопителем заряда (ДИЗ), причем первый выводлервОго ДНЗ соединен -С выход0м двухступенчатой диодной схемы ИЛИ-И и через туннельный диод вспомогательного триггера подключеп к входу туннельно-транзисторного триггера, а второй вывод первого ДНЗ с подсоединенными к нему одноименным выводом второго ДНЗ и токозадающим резистором подключен через разделительный диод к источнику синхронизирующих импульсов, второй вывод второго ДНЗ подключен к общей щине питания 2.

Однако известный логический элемент пмеет недостаточное число реализующих логических функций.

С пелью расширения логических возможностей в предлагаемый логический элемент введен дискриминатор тока на туннельном и разделительном диодах и дополнительный туннельно-транзисторный триггер, причем туннельный дпод дискриминатора тока нодключен к диоду с накоплением заряда диодного усилителя, а разделительный диод соединен с входом дополнительного туннельно-транзисторного триггера.

На чертеже приведена принципиальная электрическая схема предлагаемого логического элемента. Логический элемент содержит входной логический элемент ИЛИ-И, состоящий из резисторов 1, 2 и диодов 3-8, диодный усилитель 9, состоящий из дподов 10 и 11с накоплением заряда, резистора 12 и диода 13, триггер на туннельном диоде 14 и резисторе 15,

первый туннельно-транзисторный триггер 16, включающий в себя туннельный диод 17, резисторы 18 и 19, диод 20 и транзистор 21, дискриминатор тока на туннельном диоде 22 п диоде 23, второй туннельно-транзисторный

триггер 24 на туннельном диоде 25, транзисторе 26 п резисторах 27, 28. Кроме того, устройство содержит элемент сброса, состоящий из транзистора 29, резистора 30 п диода 31, на входы 32-35 поданы входные сигналы, на

входы 36, 37 - сигналы установки «1 и «О, выходные сигналы снимаются с выходов 38 39, источники сигналов и питания на чертеж не показаны. Устройство работает следующим образом. Вначале каждого такта на базу транзистора 29 поступает положительный импульс сброса Эмиттерный ток этого транзистора через ре зистор 30 и диод 20 или 31 устанавливает в низковольтное состояние соответственно диод 17 или диод 25 (в предыдущем полутакте один из них обязательно находится в высоковольт ном единичном состоянии). Если теперь в первом полутакте на входы 32, 33 (либо 34 и 35) поступает единичный (положительный) уровень, то соответствующие входные диоды 3-6 открыты, и в них переключаются токи, задаваемые резисторами 2, 1. Диоды 7, 8 закрываются, что приводит к переключению диода 14 в высоковольтное состояние, поскольку суммарный ток через резисторы 15 и 12 выбирается большим пикового диода 14. Появление положительного напряжения на диоде 14 приводит к обратному смещению диода 10 и переключение в диод 11. Поскольку в базе диода 10 накоплен заряд Qo, то обратное смещение вызывает протекание через него обратного тока /°обр, который и должен рассосать заряд Qo в течение этого полутакта, при этом как ток, поддерживающий диод 14 в высоковольтном состоянии, так и обратный рассасывающий ток диода 10 обеспечиваются через резистор 15. Таким образом, к концу первого полутакта заряд QO в диоде 10 практически полностью рассасывается, а в базе диода 11 накапливается заряд /пр. Поступающий в начале второго полутакта через диод 13 отрицательный импульс вызывает протекание через диод 11 больщого обратного тока. Этот процесс обеспечивает более полное очищение базы диода 10 от остатка заряда QO, в результате появившийся после запирания диода И отрицательный импульс не вызывает протекание тока через диод 10 на первый туннельно-транзисторный триггер 16, который остается в нулевом состоянии. Величина обратного рассасывающего тока диода 11 превышает значение пикового тока диода 22. Последний переключается в высоковольтное состояние, характеризующееся большим сопротивлением, следовательно, весь обратный ток диода 11 через разделительный диод 23 поступает на диод 25, переключая его в высоковольтное состояние. На выходе 39 находится (появляется) единичный сигнал. В единичном состоянии триггер 24 находится в течение второй половины первого такта и в «нуль возвращается очередным импульсом сброса в начале второго такта. Таким образом, при наличии единичного сигнала на выходе диодной схемы ИЛИ--И единичный выходной сигнал появляется на выходе 39. На инверсном выходе 38 в это время присутствует «нуль. Поскольку во втором полутакте единичный сигнал исчезает (предыдущие схемы установлены в «нуль), то все диоды 3-6 оказываются закрытыми, и отрицательные токи, переключаясь в диоды 7 и 8, устанавливают дпод 14 в низковольтное состояние. В результате этого по окончании отрицательного импульса в последней четверти первого такта- через диод 10 протекает ток прямого смещения /пр, обеспечивающий к концу первого такта накопление заряда QO. По поскольку во втором такте на вход поступают нулевые сигналы и, следовательно, токи от резисторов 2 и 1 через диоды 7 и 8 удерживают диод 14 в низковольтном состоянии, то ток /пр протекает через диод 10 также в течение первой половины второго такта, что обеспечивает накопление заряда неравновесных носителей в базе диода 10, равного Q, Q, + QoТок, протекающий через диод И, отсутствует и заряд в его базе не накапливается. Это достигается обеспечением небольщого отрицательного потенциала. Поступающий вначале второго полутакта через диод 13 отрицательный импульс установки, рассасывая заряд Qi, вызывает протекание большого обратного тока через диоды 10 и 14 на диод 17, в результате чего последний переключается в единичное состояние. На инверсном выходе 38 появляется единичный сигнал. В этом состоянии первый туннельно-транзисторный триггер 16 находится в течение второй половины второго такта и в «нуль возвращается очередным импульсом сброса в начале третьего такта. Второй туннельно-транзисторный триггер 24 Б. течение всего второго такта находится в «нуле. Таким образом, при наличии нулевого сигнала на выходе диодной схемы ИЛИ-И (для того достаточно на входы 32, 33 или входы 4, 35, либо на все эти входы подать нулевые сигналы - 0,3В) на инверсном выходе 38 повляется «единица, а на прямом выходе 9 - «нуль. В третьем такте, например, на входы 33-35 оступает единичный сигнал и схема работает ак же, как п в первом такте. Формула изобретения Логический элемент по авт. св. 474109, отичающийся тем, что, с целью расширеия логических возможностей, в него введен скриминатор тока на туннельном и раздеительных диодах и дополнительный туннель-транзпсторный триггер, причем туннельный иод дискриминатора тока подключен к диоду накоплением заряда усилителя, а разделильный диод соединен со входом дополнильного туннельно-транзисторного триггера. 1. Заявка Франции 19/02, 1973. 56 Источники информации, принятые во внимание ирн экснертизе № 2174243, кл. Н ОЗК2. Авторское свидетельство N° 474109, кл. Н ОЗК 19/02, 1974.

79 I 3

i4- tJ3i

LJ

L

V

Уот„1

- ,

+

038

i33

A

Уст.О