Устройство для передачи и приема информации Советский патент 1977 года по МПК G08C19/00 

1

Известны устройства для приема и Перь1дачн информации, содержащие коммутаторы л регистры, соединенные с блоком управле ния Щ.

Известны также устройства для передачи и приема информации, содержащие на пе1редающей Стороне датчик, выход которого последовательно соединенные преофа- зователь в двоичный код и кодер подключен к первому входу первого коммутатора, выходы которого соединены со входом соответствующего регистра, частотный прео(азователь, выход которого подключен к передатчику, на приемной стороне приемник, выход которого подключен ко входу различите- ля символов кода, выход первого коммутатора соединен со входом соответствующего регистра,и декодер, подключенный к блоку регистрации 2j. Использование в указаннфм устройстве информационной офатной связи отрицательно сказывается на стродействии устройства.

Целью изобретения является повышение быстродействия устройства.

2

Это достигается тем, что в устройство на передающей введены блок управления, дешифраторы и второй коммутатор, первый выход которого подключен ко вход частотного преоб(азователя, второй выход второго коммутатора подключен к управля.ющему входу первого- и второгр деши« эаторов и через блок управления соединен со вторым Ьходом первого коммутатора, инфо{ мационные выходы первого и второго регисггров подключены к информационным входам соответственно первого и второго дешифраторов, на приемной стороне введены второй, коммутатор, блок управления и блок деши4ьратор, первый вход которого соединен с BI ходом различителя символов кода, выход блока деши |фаторов подключен к первому входу первого коммутатора, второй вход которого и второй вход блока дешифраторов соешгнены с первым выходом блока управл ния, второй выход которого подключен к управляющему входу второго коммутатора, и формадионные входы которого соединены с информадионвыми выходами регистра, выход втого коммутатора подключен ко входу декрдера На фиг, 1 представлена передающая стенрона устройства для передачи и приема информации; на г. 2 приемная сторона устройства. Схемы содержат датчик 1, разпичитель символов хода 2, кодер 3, коммутатор 4, perHCT| j 5 н 6, блок управления 7, дешифраторы 8 и 9, коммутатор Ю, частотный преобраэсдаатвпь И, передатчик 12, приет лик 13, разпичитель символов кода 14, блок дешифраторов 15, коммутатор 16, регистры 17, 18, блок управления 19, коммута тор 2О, декодер 21, блок регистрации 22. Устройство работает следующим образом. На,лередакнцей стороне группа из И кодовых СЛОВ подвергается прегшарительной обрабсггсь (фиг. 1 и 2) л дискретных символов А, В, С с выхода датчика 1 через преобразователь в двоичный код 2 и; кодер 3, добавляющий корректирующие дво ичные элементы, через комь утатор 4 записываются в регистры, каждый из которых содержит по ,п регистров. Во время записи п символов в один регистр с другого регистра производится считывание, так что информация, поступающая на первый коммутатор 4 Jнепрерывно поступает на редатчик. Первые двоичнь е символы всех регистров поступают через дешифратопь 8 и 9 и коммутатор 10 на частотный преобразсжатель 11, так что каждому сочетаншА этих двоичных символов соответствует свой частота, вырабатываемая частотным преоб4 разователем. Аналогично происходит процесс группирования вторых, третьих и последующих двйичных символов. Если о&цее количество двоичных символов для передачи одной бук-г вы алфавита п , то справедлива следуюШая формула где N - количество частот, которые должен вырабатывать синтезатор частот. На приемной стороне сигналы через W частотный приемник 13 поступают на различитель символов кода 14, который выраба.тывает по принятой смеси сигнала с решение о наличии сигналов в том или ином яз N каналов. Сигнал с выхода различит ПК символов поступает на блок дешифраторов 15, так что каждой частоте на выходе бпока дешифраторов соогветствует своя комЛивадия элементарных двоичных символов, которые записьшаются в регистр) 17. СледуjomaH частота таким же образом записываер ся в виде двоичной последовательности в следующие рагэряды регистра 17, Таким обг разом, заполняются все регистры. После ВТОГО по команде с блока ттравления 19 нерез второй коммутатор 2 О осуществляется подразрядное считывание с регистров. Детектор 21 принимает peiueime по каждому символу группы. Блок управления 2О управляет также первым ком у1утатором для o6e fлечения непрерывной записи информации Е регистры 17 и 18, Использование новых элементов - блока дешифраторов, блока управления и второго окоммутатора выгодно отличает предлагае)ое устройство для передачи и приема информации от известного, так как повышаетЬ ся достоверность передачи. Б рассматриваемом примере вероятность ошибки снижает ся приблизительно в 8 раз. Это позволяет jB свою очередь, отказаться от информационной обратной связи и тем самым повысить скорость передачи цифровой информации. Экономический эффект от использования предлагаемого устройства будет определятЬ ценностью и срочностью передаваемой информации. Формула изобретения, Устройстхю для передачи и приема информадии, содержащее на передающей стороне датчик, выход которого через последовательи° соединенные преобразователь в двоичный ко код и кодер подключен к первому входу пер коммутатора, выходы которого соединены со входом соответствующего регистра, часготйый преобразователь, выход которого подключен к передатчику, на приемной стороне приемник, выход которого подключен ко входу рааличителя символов кода, выход первого коммутатора со 1единен со входом соответствующего регист ра, декодер, подключенный к блоку регист рации, отличающееся тем, что, с целью повышения быстродействия устройства, в него на передающей стороне введены бпок управления, дешифраторы и второй коммутатор, первый выход которого подкл р.чен ко входу частотного преобразователя. второй выход второго коммутатора подклкьчей к управляющему входу первого и второ го дещи4 аторов и через блок управления соединен со вторым входом первого комму-t татора, информационные выходы первого и второго регистров подключены к информаци онным входам соответетвенно первого и второго дешифраторов, на приемной стороне введены второй коммутатор, блок управлеш я |н блок дешифраторов, первый вход которого Ьоединен с выходом рааличителя символов «кода, выход блока дешифраторов подключен к первому входу первого коммутатора, вто- рой вход которого и второй вход блока д©-, шифраторов соединены с первым выходом Йпока управления, второй выход которого

опключен к управляющему входу второго коммутатора, информационные вхопы которого соединены с информационными выходами petHCTpoB, выход второго коммутатора подключен ко входу декодера.

Источники информации, принятые во вни мание при кспертиэе:

1.Дроалов К.А. и др. Электронные цифровые вычислительные машины , М. 1968 стр. 55Ю-593.

2.Авторское свидетельство СССГ КЬ -42S438, М. Кл. ( 08 С 19/28, 11.01.1973 (прототип).

HJJTJ Фиг 1

S .2