Устройство для устранения неопределенности дискретнофазовой модуляции Советский патент 1984 года по МПК H03M13/23 H04L17/30 

Изобретение относится к электросвязи и может, использоваться для передачи данных, сигналов цифрового радио и телевизионного вещания, в системах сбора и обрабфтки дискретно информации при кодировании и декодировании их сверточными кодами с пороговой схемой- декодирования. Известно устройство для устранения неопределенности дискретнофазовой модуляции, содержащее детектор, ключ, фазовращатель на 180, гетеродин с трактом формирования опорного колебания, декодер, блок анализа обратной работы, передатчик обратного канала 1 J. Недостатком известного устройства является низкая помехоустойчивость. Наиболее близким к изобретению является устройство для устранения неопределенности дискретнофазовой мо дуляции, содержащее последовательно соединенные блок управления, мультиплексор, коммутатор распределения ветвей, кодер и первый сумматор по модулю два, а также последовательно соединенные формирователь синдромной последовательности, анализатор синдрома и пороговый блок, выход которог подключен к второму входу первого сумматора по модулю два, при этом к первому и второму входам формирова теля синдромной последовательности подключены второй выход кодера и вто рой выход коммутатора распределения ветвей соответственно, входы мультиплексора являются входами устройст ва 2. Однако данное устройство обладает низкой достоверностью порогового декодирования. Цель изобретения - повышение поме хоустойчивости порогового декодирова ния. Поставленная цель достигается тем, что в устройство для устранения неопределенности дискретнофазовой модуляции, содержащее формирователь интервала анализа, последовательно соединенные блок управления, мультиплексор, коммутатор распределения ветвей, кодер и первый сумматор по модулю два, а также последовательно соединенные формирователь синдромной последовательности, анализатор синдрома и пороговый блок, выход которог .подключен к.второму входу первого сумматора по модулю два, при этом к первому и второму входам формирователя синдромной последовательности подключены второй выход кодера и второй выход коммутатора распределения соответственно ,входы мультиплексора являются входами устройства, введены последовательно соединенные первый инвертор и первый пороговый счетчик, а также второй инвертор, второй пороговый счетчик, D -триггер, дешифратор, линия задержки и последовательно соединенные буферный регистр сдвига и второй сумматор по модулю два, к второму входу которого подключен выход D-триггера, к информационному входу которого и первому входу дешифратора подключен выход второго порогового счетчика, к первому входу которого и входу первого инвертора подключен выход формирователя синдромной последовательности, а к тактовому входу 1)-триггера и второму входу дешифратора подключен выход второго инвертора, к входу которого и входу линии задержки подключены выход формирователя интервала анализа, при этом вькод линии задержки подключен к вто- рым входам второго порогового счетчика и первого порогового счетчика, выход которого подключен к третьему входу дешифратора, выход которого подключен к входу блока управления, а выход первого сумматора по модулю два подключен к входу буферного регистра сдвига. На чертеже представлена электрическая схема устройства для устра- нения неопределенности ДФМ с использованием порогового декодирования сверточных кодов. Устройство для устранения неопределенности дискретнофазовой модуляции содержит блок 1 управления, мультиплексор 2, коммутатор 3 распределения ветвей, кодер 4, первый сумматор 5 по модулю два, формирователь 6 синдромной последовательности, анализатор 7 синдрома, пороговый блок 8, буферный 9 сдвига, второй сумматор 10 по модулю два, D -триггер 11, дешифратор 12, первый пороговый счетчик 13, первый инвертор 14, второй пороговый счетчик 15, формирователь 16 интервала анализа, второй инвертор 17, линию задержки 18. Рассмотрим функции, вьшолняемые основными структурными элементами устройства. Блок 1 управления мультиплексором производит управление мультиплексором и выполнен в-виде триггера, работающего в счетном режиме. . Коммутатор 3 распределения ветвей производит распределение кодовой последовательности на информационную и проверочную последовательности и содержит два регистра последовательньй регистр сдвига на п разрядо и параллельный регистр сдвига на Пд разрядов, где п, - скорость сверточного кода. Кодер 4 из принятых информационных символов формирует проверочную последовательность аналогичную принятой проверочной последовательности. В качестве кодера используется регистр сдвига (PC) со встроенными сумматорами по модулю два. Длина PC определяется максимальной степенью порождающе го полинома 5 j 1, 2... Кр, 1 К,-И... По Кодер реализуется на ИМС серии К155 типа К155ТМ2 (ячейки памяти) и К155ЛП1 (сумматоры по модулю два.) . Первьй сумматор 5 по модулю два предназначен для коррекции ошибочных информационных символов. Коррекция производится сигналом с выхода порого вого блока 8, Формирователь 6 синдромной последовательности слзпкит для формирования синдрома из принятой и сформированной проверочных последовательностей. В ка честве формирователя риндрома используется сумматор по модулю два (К155ЛП1). Анализатор 7 синдрома служит для анализа синдромной последовательност с целью принятия решения о достоверности принятой информации. В качестве анализатора синдрома используется Pt со встроенными cyммaтopa и по модулю два. Длина PC и количество сумматоров определяется видом порождающего полинома Q | (D1, Анализатор синдрома реализуется -на ИМС серии К155 типа К155ТМ2 (ячейки памяти) и К155ЛП1 (сумматоры по модулю два). Пороговый блок 8 предназначен для принятия решения о достоверности при нятого информационного, символа. Поро говый блок реализуется в виде комбин ционного автомата на ИМС серии К155 типа К155ЛА1, К165ЛАЗ, К155ЛА6. Связи ПЭ с PC анализатора синдрома полносг тью определяется видом порождающего полинома. Буферный регистр сдвига предназначен для повышения помехоустойчивости порогового декодирования при возникновении обратной работы. Буферный регистр сдвига представляет собой последовательный iPC , длина которого выбирается равной длине PC кодера (или анализатора синдрома) и выполняется на ИМС К155ТМ2. Второй сумматор 10 по модулю два предназначен для коррекции информации в режиме возникновения обратной рабо ты. Сигнал для коррекции поступает с выхода счетного триггера. Сумматор по модулю два реализуется на одном элементе ИМС К155ЛП1. D -триггер 11 предназначен для управления работой второго сумматора 10 по модулю два. Счетный триггер реализуется на одном элементе ИМС К155ТМ2. Дешифратор 12,предназначен для дешифрирования состояния пороговых счетчиков и формирования одиночного импульса при наличии двух нулей с выходов пороговых счетчиков. Дешифратор реализуется на одном элементе ИМС К155ЛАЗ. Первый пороговый счетчик 13 предназначен для принятия решения о сохранении фазы синдромной последовательности. В качестве порогового счетчика используются двоичные счетчики и дешифратор, собранные на микросхемах К155ИЕ5, К166ЛА1 и К155ТМ соответственно. Инвертор 14 предназначен для инвертирования синдрамной последова- . тельности, поступающей на вход порогового счетчика 13. Инвертор реализуется на одном элементе ИМС К155ЛАЗ. Второй пороговый счетчик 15 предназначен для принятия решения об изменении фазы синдромной последоват,ельности и выработки сигнала, управляющего работой дешифратора 12 и В-триггера 11. В качестве порогового счетчика используются двоичные счетчики и дешифратор, собранные на микросхемах К155ИЕ5, К155ЛА1 (IV) соответственно. Формирователь 16 интервала анапиза предназначен для формирования импульса управления пороговыми счетчиками. Коэффициент счета выбирается исходя из заданной вероятности ложной синхронизации. В качестве формирователя интервала анализа используются двоичные счетчики и дешифратор, собранные на ИМС типа К155ИБ5 и К155ЛА1 соответственно. Второй инвертор 17 предназначен для формирования стробирующего сигнала для дешифратора и D -триггера. В качестве инвертора используется .один элемент ИМС К155ЛАЗ. Линия задержки 18 предназначена для обеспечения необходимых фазовых соотношений сигналов с выхода первого и второго пороговых счетчиков. Линия задержки реализуется в виде стандартной ЛЗ, величина которой определяется применяемой серией ИМС. Устройство для устранения неопределенности дискретнофазовой модуляции работает следующим образом. Известно, что при использовании систем связи с ДМФ возможны четыре варианта распределения каналов и фазы сигнала (обратная работа) на приемной стороне, 1.Каналы и фаза сигналов на приемной стороне полностью соответствует пере дающей стороне ( 3 7 2 2.Каналы распределены правильно, оно фаза сигналов отличается на 180 (обратная работа) 3 , .Каналы распределены неправильно ( Э), фазы принятых сигналов соот ветствуют преданным. 4.Каналы распределены неправильн (2,3) и фазы принятых сигналов не соответствуют переданным (обратная работа), т.е. 62 ,3. Рассмотрим режим вхождения в синхронизм, что соответствует четвертому варианту распределения каналов и фаз сигналов. В этом случае с, выхода формирователя синдромной последовательности поступает синдромная последовательность импульсов, в которой логический О и логическая 1 появляются с одинаковой вероятностью, равной 1/2. Эта последовательность поступает на вход анализатора синдрома на вход второго 15 и через первь1й инвертор 14 на вход первого 13 пороговы счетчиков. Анализатор 7 синдрома производит анализ синдрозшой последовательности и в пороговом блоке 8 принимается решение о достоверности информации, производится ошибочная коррекция информации или размножение ошибок. Относительный порог (to) срабатывания пороговых счетчиков 13 и 15 выбирается достаточно большой величины для обеспечения малой вероятности ложных срабатываний. В рассматривае- мом случае пороговые счетчики 13 и 15 не срабатывают и на их выходах формируются логические 1, которые поступают на вход дешифратора 12 со стробированием, на выходе которого, при поступлении стробирующего сигнала (импульса) , формируется импульс, осуществляющий запуск схемы блока 1 управления мультиплексором 2: производится переключение ветвей на выходе мультиплексора 2 из состояния (Э-,) в состояние (3, Э-). С некоторым запаздыванием относительно момента поступления стробирунщего импульса формируется импульс сброса на пороговые счетчики 13 и 15, который поступает от формирователя 16 интервала анализа мерез линию задержки 18. Пороговые счетчики 13 и 15 переводятся в нулевое состояние и начинается новый цикл поиска.J Режим обратной работы. В этом случае инвертирована как информационная (3), так и проверочные последовательности, а также инвертируется синдромная последовательность, которая одновременно поступает на вход второго порогового счетчика 15 и на вход анализатора 7 синдрома. В соответствии с теорией порогового декодирования и если количество опгабок не превьввает корректирующей способности, то анализатор 7 синдрома производит анализ синдромной последовательности и в пороговом блоке 8 принимается решение о коррекции ошибочных символов. Исправленные оптбочные символы находятся в фазе об- ратной работы. С выхода первого сумматора 5 по модулю два информационная последовательность nocTynaet на вход буферного регистра 9 сдвига. Таккак количество ошибок не превьш1ает корректирующей способности декодера, а синдромная последовательность инвертирована, то нулевым символом (логическими О) в синдромной последовательности являются символы, определяемые ненулевыми членами порождающих полиномов , (В), ,2, , ...,К { i ,...,(,, и типом оширок. Остальные симтвопы синдромной 710 последовательности - ненулевые (логические единицы). Символы синдромной последовательности, поступившие на вход второго порогового счетчика 15 вызывают его срабатывание и на его выходе появляется логический О, который запрещает прохождение импульса управления с выхода дешифратора 12. Од1 овременно осуществляется запись логического О в D -триггер 11, с выхода которого на второй вход второго сумматора по модулю два поступает логическая Т. В результате чего происходит инвертирование выходной информации, поступающей с выхода буферного регистра 9 сдвига. Аналогичным образом производится устранение неопределенности фазы (обратной работы) ДМФ в случае, если имеет место только лишь инвертирование фазы каналов ZPPM, т.е. каналы ДМФ на выходе мультиплексора 2 распределены правильно, но фазы сигналов этих каналов инвертированы. Время поиска правильной фазы при этом составляет один цикл, вместо двух, как в предыдущем случае. Режим работы устройства, когда каналы ДМФ на входе мультиплексора 2 распределены неправильно, т.е. 2 t но фазы принятых вместо сигналов соответствуют переданным отличается от режима вхождения в синхронизм тем, что время поиска составляет также один цикл.. В режиме работы устройства, когда Каналы ДМФ и фаза сигналов каналов на приемной стороне полностью соответствует передающей стороне, т.е. или режим наличия синхронизации, поиск синхронизация отсутствуют. Таким образом, если выбрать интер вал анализа равным, то среднее время поиска предлагаемого устройства при наличии помех, не превышающих корректирующую способность декодера составляет .. 0+1+1+2 т -г Т в---- Т г Тд , где О, 1, 2 - количество циклов поиск прИ наличии синхронизации только при инвертировании сигналов, только при перепутывании каналов ДМФ и при nepe28пугьшании каналов ДМФ и инвертировании сигналов каналов ДМФ соответственно. Среднее время поиска для прототипа составляет соответственно 0+1+2+3 т -.тТп .5-Тд. Следовательно, при равном интервале анализа среднее время поиска предлагаемого устройства в 1,5 раза меньше, чем у прототипа. Следует отметить, что время поиска для предлагаемого устройства значительно сокращается за счет того, что информация для коррекции работы ДЬ(1 поступает с выхода формирователя 6 синдромной последовательности, где частота следователя импульсов в i (J - число ортогональных проверок используемого в кодере сверточного кода) раз больше, чем с выхода порогового блока 8. Это позволяет в предлагаемом устройстве выбрать меньше интервал анализа Тд по сравнению с прототипом при одинаковых характеристиках обнаружения . Ориентировочно интервал анализа можно выбрать равным Т „ргТд рр /Л;. Уменьшение среднего времени поиска позволяет увеличить время сеанса связи или увеличить пропускную информационную способность, что особенно важно для систекал связи 191фровых спутниковых систем связи типа Орбита-2. Кроме того, введение буферного регистра 9 сдвига и второго сумматора to по модулю два позволяет повысить помехоустойчивость порогового декодирования в режиме обратной работы. В прототипе в этом случае на выход поступает большой пакет опшбок, который определяется интервалом анализа Тд и средним временем поиска Tff Известно, что вероятность ошибочного декодирования для порогового декодирования /определяется вьфажением - Р«. , где Пс эффективная длина кодового ограничения; fc - кратность исправляемых ошибок. Следовательно, помехоустойчивость предлагаемого устройства увеличивает- ся в t где h - длина пакета ошибок 1ФИ обратной работе.

УСТРОЙСТВО ДЛЯ УСТРАНЕНИЯ НЕОПРЕДЕЛЕННОСТИ ДИСКРЕТНОФАЗОВОЙ МОДУЛЯЦИИ, содержащее формирователь интервала анализа, последовательно соединенные блок управления, мультиплексор, коммутатор распределения вет-г вей, кодер и первый сумматор по моду-, лю два,, а также последовательно соединенные формирователь синдромной последовательности, анализатор синдрома и пороговый блок, выход которого подключен к второму входу первого сумматора по модулю два, при этом к первому и второму входам формирова.теля синдромной последовательности подключены соответственно второй выход кодера и второй выход коммутатора распределения ветвей, входы мультиплектора являются входами устройства, отличающееся тем, что,, с целью повыщения помехоустойчивости порогового декодирования, введены последовательно соединенные первый инвертор и первый пороговый счетчик, а также второй инвертор, второй пороговый счетчик, Б -триггер, дешифратор, линия задержки и последовательно соединенные буферный регистр сдвига и второй сумматор по модулю два, к второму входу которого подключен выход D -триггера, к информационному входу которого и первому входу дешифратора подключен выход второго поро§ гового счетчика, к первому входу которого и входу первого инвертора подключен выход фор мирователя синдромной последоват ьности, а к тактовому входу 33 -триггера и второму входу дешифратора подключен выход второго инвертора, к входу которого и входу линии задержки подключен выход формирователя интервала анализа, при этом СО выход линии задержки подключен к вторым входам второго порогового счетчика и первого порогового счетчика, которого подключен к третьему входу дешифратора, выз4од которого ,подключен к входу блока управления, а выход первого сумматора по модулю два подключен к входу буферного регистра сдвига.