Устройство цикловой синхронизации для групповых кодов Советский патент 1977 года по МПК H04L7/08 

предепителя и сумматор по модулю двЗ; а на приемной стороне - первый и второй регистры сдвига, блок вычиспентш проверок кода (ВПК), блок cjTviMaTOpoB по модулю два декодер,. к ynpa.BnHromeNjy входу которого подключен выход генератора тактовых импульсов через последовательно соедннезшые элемент НЕТ и делитель частоты, а также ключ, на передающей стороне введен блок вычисления корреляционных зависимостей (ВКЗ), ко входам, которого подключены вхо и выход кодера, а выход ко BTOpoivjy вхо,д сумматора по модулю два, а на прнем1-юй стороне введены блок вычисления корреляционных зависимостей (ВКЗ) и элемент И, при этом, выходы разрядов первого и; втоjporo регистров сдвига через блок ВКЗ подгключены к одним входам. э.пем.ента И и ко входам ключа, к управляющим в.ходам которых подключен выход делителя частоты, а выходы блока сумматоров по модулю два, включенного между выходом, первого регис ра сдвига и входом. Второго регистра сдв га, через блок ВПК подключены к другим входам элемента И, выход которого подкдю чен к запрещающему входу элемента НЕТ. На чертеже изображена блок-охема предложенного устройства. Устройство цикловой синхронизаци;л для групповых кодов содержит на передающей стороне последовательно соединенные кодер 1, к управляющему входу которого подключен выход циклового распределителя 2, бло вычисления корреляционных зависимостей (ВКЗ) 3 и сумматор 4 по модулю два, а на приемной стороне - первый 5 и второй 6 регистры сдвига, блок 7 вычисления проверок кода (ВПК) , блок 8 сумматоров по модулю два, ключ 9, генератор тактовых имлульсов 10, элемент. НЕТ 11, делитель частоты 12, декодер 13, блок вычисления корреляционных зависимостей 14 (ВКЗ) и элемент И 15. БЛОК вычисления корреляционных зависимостей 3 может быть выполнен, например, в виде коммутатора 16, соединенного через блок сумматоров 17 по модулю два с накопителем 18, К управляющему входу декодера 13 подключен выход генератора тактовых импульсов через последовательно соединенные эле мент НЕТ 11 и делитель частоты 12. Вход блока 3 ВКЗ подключены ко входу и выходу кодера 1, а выход - ко второму входу сумматора 4 по модулю два. Выходы разря дов первого 5 и второго б регистров сдвига через блок 14 ВКЗ подключены к оддшм входам элемента И и ко входам ключа 9, к управляющим входам которых подключен выход делителя частоты 12. Выходы блока 8 сумматоров по модулю два , включенного между выходом первого регистра сдвига и Е.ХОДОМ регистра сдвига , через блок 7 ВПК подключены к другим входам элемента И 15, выход которого подключен к запрещающему входу элемента НЕТ 11. Прс длолсехшое устройство работает следующим образом. На передаче информация кодируется групповым, (л, к) кодом в кодере 1, управляемым цикловым распределителем. 2, и одновременно со входа и выхода кодера поступает в блок 3 ВКЗ между знаками последовательно передаваемых кодовых комбинахшй. Ин- формагшя о корреляционных соотнощениях считывается с накопителя 18 и далее складывается с проверочными знаками кода в сумматоре 4 по модулю два. В результате в канал связи передается дополнительная информация о корреляционных связях между информационными зкакеал-к. На приеме закодированкая последовательность накапливается в первом 5 и втором 6 регистрах сдвига, включенных между выходом и входом, блока 8 сумматоров по м.одулю два. При помощи блока 7 ВПК и блока 14 вычисления корреляционных зависимостей образуются соответствующие результаты проверки, которые для синхронного сдвига кодовой последовательности должны совпадать при отсутствия ощибок, вносимых каналом связи. В результате этого сигнал с элемента И 15 запретит прохождение импульса на элемент НЕТ 11, В результате делитель частоты 12, связанный с генератором 10 тактовых имлульсов, не изменит цикловой фазы. Ключ 9, управляемый от делителя частоты 12, позволяет исключать дополнительную информацию из проверочных знаков кода, которые поступают на декодер 13. При несовпадении результатов сравнения на элементе И 15 элемент JHET 11 запрещает прохождение одного из так- трвых им.пульсов н делитель частоты 12 изменяет фазу, осуществляя анализ кодовой последовательности на других сдвигах до захвата синхронного положения. Таким образом, в предложенном устройстве повышается точность выделения сигналов синхронизации в системах передачи данных, использующих групповые корректирующие коды. Формула изобретения Устройство цикловой синхронизации для групповых кодов, содержащее на передаю- щей стороне последовательно соединеные ко дер, к управгшющему входу которого подключен выход циклового распределителя, Ti сумматор по модулю два, а на приемной стороне - первый и второй регистры сдвига, блок вычисления проверок кода (ВПК), блок сумматоров по модулю два, декодер, к управляющему входу которого подключен выход генератора тактовых импульсов через последовательно соединенные элемент НЕТ и делитель частоты, а также ключ, отличающееся тем, что, с цель повышения точности выделения сигналов синхронизации, на передающей стороне введен блок вычисления корреляционных зависимостей (ВКЗ), ко входам которого подключены вход и выход кодера, а выход - ко второму входу сумматора по модулю два, а на приемной стороне введены блок выА--- -.- - - «,. числения корреляционных зависимостей (ВК и элемент И, при этом выходы разрядов Hepedo первого и второго регистров сдвига через блок ВКЗ подключены к одним входам, элемента И и ко входам, ключа,, к управляющим, входам которых подключен выход делителя частоты, а выходы блока сумматоров по модулю два, включенного между выходом первого регистра сдвига и входом второго регистра сдвига, через блок ВПК подключены к другим входам элемента И, выход которого подключен к запрещающему входу элемента НЕТ, Источники информации, принятые во внимание при экспертие : 1. Квято С, А. Схемы групповой синхронизации сообщений, лередаваемых циклическими кодами, Вопросы радиоэлектроники, серия XI, вып. 7, 1966. 2. Заявка №2118596/09, Н 04 L 7/08, - .. fc .j j 1, t f ,/ j J- V- JL 1 / / J Q по которой принято положительное рещение о выдаче авторского свидетельства

Прием