Устройство для многоуровневой кодоимпульсной модуляции Советский патент 1977 года по МПК H04L3/00 H03K7/00 

вход логического сумматора-с накапливающим сумматором, второй выход которого подключен ко второму входу первого элемента И непосредственно, а ко второму входу второго элемента И - через инвертор. Причем выход элемента задержки соединен со вторыми входами третьего и четвертого элементов И, а на тактовые входы первого и второго элементов И и на вход элемента задержки поданы импульсы синхронизации.

На чертеже изображена структурная электрическая схема предложенного устройства.

Устройство содержит последовательно

соединенные преобразователь кода 1 и бло 2 изменения полярности импульсного сигнала, а также формирователь дополнительного кода 3, выход которого через последовательно соединенные первую схему совпадения 4, логический сумматор 5, накапливающий сумматор 6 и элемент ИЛИ 7 подключен к первым входам первого 8 и второго 9 элементов И. Выходы последних через триггер 1О подключены к дополнительным входам блока 2 изменения поляности импульсного сигнала и к первым входам третьего 11 и четвертого 12 элементов И, выходы которых соединены соответственно с вторыми входами первой 4 и второй 13 схем совпадения. При этом первый вход второй схемы совпадения 13 соединен со входами преобразователи кода 1 и форк.ировагеля дополнительного кода 3, а выход - через второй вход логического сумматора 5 - с накапливающим сумматором 6, второй выход которого подключен ко второму входу первого элемента И 8 непосредственно, а ко второму входу второго элемента И 9 через инвертор 14.

Устройство также содержит элемент задержки 15, выход которого соединен со вторыми входами третьего 11 и четвертого 12 элементов И, а на тактовые входы первого 8 и второго 9 элементов Иинавходэлемента задержки 15 поданы импульсы синхронизац

Устройство работает следующим образом.

Передаваемый код, поступающий от источника информации, преобразуется в преоб разователе кода 1 в импульсный сигнал с амплитудой, соответствующей передаваемому коду, который подается на вход блока 2 изменения полярности импульсного сигнала. Одновременно с поступлением каждого значения передаваемого кода от источника информации поступает импульс синхронизации, который подается на входы элементов И 8 и 9, а также на вход элемента задержки 15.

В случае, когда накапливающий сумматор 6 содержит положительный код, т. е. знаковый разряд находится в нулевом состоянии, импульс синхронизации, проходя через элемент И 9, устанавливает триггер 1О в нулевое состояние.

Сигнал с нулевого выхода триггера 10 поступает на блок 2 изменения полярности импульсного сигнала, который устанавливает отрицательную полярность импульсного сигнала на выходной щине 16. Одновременно сигнал с нулевого выхода тригера 10 разрещает прохождение задержанного на элементе задержки 15 импульса синхронизации через элемент И 12 на входы схемы совпадения 4. При этом дополнительный код с выхода формирователя дополнительного кода 3 поступает через схему совпадения 4 и логический сумматор 5 на входы накапливающего сумматора 6.

В результате этого от содержимого накапливающего сумматора 6 вычитается текущее значение передаваемого кода. В случае, когда накапливающий сумматор 6 содержит отрицательный код, т. е. знаковый разряд находится в единичном состоянии, импульс синхронизации проходит через элемент И 8 и устанавливает триггер 10 в единичное состояние.

Сигнал с единичного выхода триггера 10 поступает на блок 2 изменения полярности/ который устанавливает положительную полярность импульсного сигнала на выходной щине 16. Одновременно сигнал с единичного выхода триггера 1О разрещает прохождение задержанного импульса синхронизации с выхода элемента задержк 15 через элемент И 11 на входы схемы совпадения 13. При этом передаваемый код с входных кодовых шин 17 поступает через схему совпадения 13 и логический сумматор 5 на входы накапливающего сумматора 6. В результате этого с содежимым накапливающего сумматора 6 складывается текущее значение передаваемого кода.

Таким образом, изменение полярности импульсного сигнала с амплитудой, соответствующей текущему значению передаваемого кода, производится в зависимости от содержимого накапливающего сумматора 6, т. е. от результата сложения и вычитания всех предществующих значений передаваемого кода.

В случае, когда содержимое накапливающего сумматора 6 равно нулю, т. е. когда числовые разряды находятся в нулевом состоянии, с выхода элемента ИЛИ 7 нулевой сигнал запрещает прохождение импульса синхронизации через элементы И 8 или 9 на входы триггера 10 и последний сохраняет свое прежнее -состояние и при текущем значении передаваемого кода. Предложенное устройство позволяет практически свести к нулю постоянную составляющую и значительно уменьщить низкочастотную составляющую выходного импульсного сигнала, что позволяет увеличить скорость и достоверность передачи информации по каналам связи. Формула изобретения Устройство для многоуровневой кодоимпульсной модуляции, содержащее последовательно соединенные преобразователь кода и блок изменения полярности импуль ного сигнала, отличающееся тем, что, с целью уменьшения низкочастотной составляющей выходного сигнала, введены накапливающий сумматор, логиче кий сумматор, элемент ИЛИ, инвертор, эл мент задержки, триггер, четыре элемента И, две схемы совпадения и формирователь дополнительного кода, выход которого через последовательно соединенные первую схему совпадения, логический сумматор, накапливающий сумматор и элемент ИЛИ подключен к первым входам первого и второго элементов И, выходы которых через триггер подключены к дополнительным входам блока изменения полярности импульсного сигнала и к первым входам третьего и четвертого элементов И, выходы которых соединены соответственно со вторыми входами первой и второй схем совпадения, при этом первый вход второй схемы совпадения соединен с входами преобразователя кода и формирователя дополнительного кода, а выход через второй вход логического сумматора-с накапливающим сумматором, второй выход которого подключен к второму входу первого элемента И непосредственно, а к второму входу второго элемента И-через инвертор, причем выход элемента задержки соединен со вторыми входами третьего и четвертого элементов И, а на тактовые входы первого и второго элементов И и вход элемента задержки поданы импульсы синхронизации. Источники информации, принятые во внимание при экспертизе: 1, Патент США № 3560856, кл. 325-38, 1967 г. (прототип).

6 77