Устройство для выполнения операции потенциирования с плавающей запятой Советский патент 1977 года по МПК G06F5/02 

счетчика адреса, а вторым выходом - со входом триггера знака -порядка аргумента, второй вход которого соединен с шиной ввода аргумента.

На чертеже показано предлагаемое устройство.

Устройство содержнт регистр аргумента 1, регистр результата 2, основной регистр сдвига 3, дополнительный регистр сдвига 4, сумматор аргумента 5, сум.матор результата 6, триггер знака аргумента 7, постоянный запомина1ош,ий блок 8, счетчик адреса 9, регистр порядка аргумента 10, регистр порядка результата 11, триггер знака порядка аргумента 12, шину ввода знака порядка аргумента 13, шину ввода аргумента 14, шину ввода исходиого числа 15, выходиую шину 16.

Устройство работает следуюш,им образом.

В начале выполнения операции в регистр аргумента 1, регистр порядка аргумента 10, в триггер знака аргумента 7 и триггер знака порядка аргумента 12 заносится аргумент X в форме с плаваюшей запятой по шинам 13 и 14. В зависимости от содержимого триггера знака Порядка аргумента 12 формируется порядок функции в регистре порядка результата И.

При положительном значении ,в триггере 12 порядок результата равен целой части аргумента X. Для этого аргу.мент передается вначале из регистра 4, а затем содержимое старших разрядов аргумента из регистра 4 в регистр 11. В случае, если значение в триггере 12 отрицательно, то целая часть аргу.мента равна нулю, регистр 2 остается в нулевом состоянии, а в счетчик 9 передается содержимое регистра 10.

Затем в регистр 2 заносится число 0,5 по шине 15, а в регистр 1 из регистра 4 передается сдвинутое значение аргумента. На каждом шаге итерационного цроцесса нроизводится выборка очередной константы Iog2( или Iog2() из блока 8 в соответствии с содержанием счетчика 9-i и со знаком триггера 7-gi, сложением ее с текушим значением регистра 1 в сумматоре 5, и одновременно с этим в сумматоре 6 в зависимости от содержимого триггера 7 выполняется сложение или вычитание регистра 2 со сдвинутым значением из регистра 3. После того, как содержимое счетчика 9 станет больше п/2 вместо констант Iog2(l±2-) используются величины ±2- в соответствии с 1, которые образуются сдвигом вправо в регистр 4. В конце операции ее результат выводится по шиие 16.

Таким образом, предлагаемое устройство увеличивает точность вычислений за счет значительного расширения диапазона чисел, упрощает устройство за счет сокрапдения в два раза требуемого числа констант и увеличивает быстродействие за счет сокращения числа итераций.

Увеличение точности работы устройства достигается за счет расширения диапазона чисел.

Иснользование в работе соотнонгения в ви

S.(l±2-).:::±21ог

при позволяет хранить в иостоянноу запоминающем блоке константы вида Iog2(l-b -4-2) и Iog2(l-2-) только для i от 1 до /г/2, т. е. всего п констант, вместо 2 п констант.

Увеличение быстродействия достигается за счет того, что начальный номер итерации зависит от величины порядка аргумента. В прототипе количество итераций ие зависит от аргумеита.

Формула изобретения

Устройство для выполнения оиерации потенцирования с плавающей запятой, содержаш,ее триггер знака аргумента, постоянный запомпнающий блок, счетчик адреса, сумматор

аргумента и сумматор результата, дополнительный регистр сдвига и основной регистр сдвига, регистр аргумента и регистр результата, выход которого соединен с первым входо.м сумматора результата, выходом устройства и входом основного регистра сдвига, выход которого соединен со вторым входом сумматора результата, выход которого соединен со входом регистра результата, второй вход которого соединен с шиной ввода исходного числа, выход регистра аргумента соединен с первым входом сумматора аргумента и входом дополнительного регистра сдвига, выход которого соединен со входом регистра аргумента и со вторым входом су.мматора аргумента, вы

ход которого соединен со входом регистра ар гумента, второй вход которого соединен с гниной ввода аргумента и с входом триггера знака аргумента, выход -которого соединен с дополнительны.ми входами сумматора аргумента и сумматора результата, а также с первым входо.м постоянного запоминающего блока, второй вход которого соединен с выходом счетчика адреса, а выход соединен со входом сумматора аргумента, отличающееся тем,

что, с целью повыщения точиости, упрощения и увеличения быстродействия устройства, в него введены триггер знака порядка аргумента, регистр (порядка аргумента и регистр порядка результата, вход которого соединен со

вторым выходом дополнительного регистра сдвига, регистр порядка аргумента соедииен свон.м первым выходом со входом счетчика адреса, а вторым выходом - со входом триггера зпака порядка аргумента, второй вход коTopoiro соединен с шиной ввода аргумента.

Источники информации, принятые во вни.мание при экспертизе

1. Авторское свидетельство СССР № 365703, кл. G 06F 5/02, 1968.

2. Оранский А. М., Рейхенберг А. Л., Шевченко Р. А. Быстродействующий итерациоииый метод логарифмирования и потенцирования. Вестник Белорусского Государственного университета им. В. И. Ленина, сер. I, № 1, 1972

с. 24-30.