Оперативное запоминающее устройство с защитной информации Советский патент 1978 года по МПК G11C29/00 

1

Изобретение относится к области запоминаюодих устройств.

Известны оперативные запоминающие устройства (ОЗУ) с защитой информации 1, 2.

Одно из известных устройств содержит накопитель информации, адресный и числовой регистры, дещифратор адреса п усилители считывания, соединенные с накопителем и регистрами, блок контроля, регистры и логические элементы 2.

Однако в этом устройстве отсутствует защита информации от разрушений, вызываемых неисправностями при передаче адресов и операндов.

Из известных устройств наиболее близким техническим рещением к данному изобретению является ОЗУ, содержащее накопитель, выходы которого через усилители считывания подключены ко входам соединенного с информационными шинами регистра числа, а входы - к выходам формирователей записи и дешифратора адреса, соединенного через регистр адреса с адресными шинами, блок обнаружения неисправностей, входы которого подключены к информационным и адресным шинам, шины записи и чтепия и выходные шины 2.

В данном устройстве нейтрализуются только неисправности цепей самого накопителя и нет нейтрализации неисправностей, искажающих коды адресов п операндов при их передачах, из-за чего снижена его надежность.

В этом устройстве также существует блокировка записи в накопитель искаженной информации, либо исправной информации, но записываемой в ячейку, адрес которой образовался ощибочно. Так, если при выполнении записи информации возникает искажение кода адреса ячейки, то передаваемый далее для

запоминания операнд будет записан по «чужому адресу. Соответственно в ячейке с ложно образовавшимся адресом стирается ее «законная информация. Целью настоящего изобретения является

новышение надежности устройства.

Поставленная цель достигается тем, что устройство содержит элементы И, элемент ИЛИ, дополнительный регистр и блок коррекции режима, входы которого подключены

к выходу блока обнаружения неисправностей п шинам записи и чтения, а выходы - соответственно ко входам элемента ИЛИ и первым входам элементов И, при этом вторые входы одних элементов И соединены с выходами дополнительного регистра и регистра числа, а выходы - со входами формирователей записи, вторые входы других элементов И соединены с выходами регистра числа, а выходы - с выходными шинами, соединенными с выходом элемента ИЛИ, входы дополннтельного регистра подключены к выходам усилителей считыиаппя.

На чертеже представлена структурная схема предложенного оперативного запоминающего устройства с защитой информации.

ОЗУ с информацип содержит накопитель 1, регистр адреса 2, дешифратор адреса 3, усилители считывания 4, регистр числа 5, формирователи заниси 6, блок обнаружения неисправностей 7, дополнительный регистр 8, блок коррекнии режима 9, три группы элементов И 10, И, 12, элемент ИЛИ 13, адресные шины 14, информационные шины 15, выходные шины 16, шину чтения 17 и шнну записи 18.

Вход регистра адреса 2 соединен с адресными шинами 14, к которым также подключен один вход блока обиарул :ения неисправностей 7. Выход регистра адреса 2 соединен со входом дешифратора адреса 3, выход которого пОлЧключен ко входу накопителя 1. Выход накопителя 1 подключен ко входам усилителей считывания 4, выходы которых соединены со входами регистра числа 5 и дополнительного регистра 8. Другой вход регистра числа 5 соединен с информационными шинами 15, к которым подключен второй вход блока обнаружения неисправностей 7. Первые входы элементов И 10-12 подключены к выходам блока коррекции режима 9, входы которого соединены соответственно с шинами чтения 17 и записи 18 и выходом блока обнаружения неисправностей 7. Выход доиолнительного регистра 8, а также выходы регистра числа 5 соединены со вторыми входами соответственно элементов И 10-12. Выходы элементов И 10 и 11 соединены со входами формирователей записи 6, выход которых подключен ко входу накопителя 1. Выход элементов И 12 соединен с выходными шинами 16, к которым также подключен выход элемента ИЛИ 13, входы которого соединены с выходами блока коррекции режима 9.

Устройство работает следуюпхим образом.

По адресу, поступившему на регистр адреса 2, независимо от исправности передачи, а также вида обращения (запись или считывание), нз наконителя 1 выбирается информация, которая, будучи усилена усилителями считывания 4, устанавливается на регистре числа 5 и дополнительном регистре 8, который имеет такую же разрядность, как и регистр числа 5. В соответствии с кодом, установившимся на этих регистрах, потеициалы с пх выходов открывают элементы И 10-12.

Одновременно с поступлением адреса его код из адресных шнн 14 ответвляется на вход блока обнаружения неисправностей 7, который контролирует исправность произведенной передачи. Если поступивший адрес не содержит ошибки, т. е. в нем отсутствует нарушение соответствия между информационной и контрольной частью, то с выхода блока обнаружения неисправностей 7 сигнал не выдается, в результате чего блок коррекции

режима 9 остается в отключенном состоянии. При этом, если из адресоваииой ячейки иакопителя производится считывание информации, то поступающий иа шине чтения 17 сигнал (вырабатывается в блоке управления, который на чертеже )ie показан) передается блоком коррекции режима 9 на первые входы элементов И 12, и II, в результате чего информация, находящаяся на регистре числа 5,

выдается в выходные шины 16 и через формирователи записи 6 регенерируется в накопитель 1.

Если выполняется операция записи информации, то но ииформационным шинам 15 на

вход регистра числа 5 поступает код нового операнда, который устанавливается на этом регистре и одновременно ответвляется на второй вход блока обнаружения неисправностей 7, который контролирует поступившую

информацию. При этом, если неисправности не обнаружено, блок коррекции режима 9 остается в отключенном состоянии.

Установившийся на регистре числа 5 код принятого операнда открывает соответствуюшие элементы PI И. В такт, следующий за приемом операнда, из блока управления по шине занисц 18 выдается сигнал, который блоком коррекции режима 9 передается на первый вход элементов И 11, производя запись в накопитель 1 информации, находящейся на регистре числа 5, т. е. запись поступившего операнда.

Если при передаче адреса возникает неисправность, которая выявляется блоком обнаружения неисправности 7, то сигнал с выхода этого блока включает блок коррекции режима 9. В этом случае, также как и при исправной работе, содержимое ошибочно адресованной ячейки выбирается из накопителя 1 п устанавливается на регистре числа 5 и дополиительпом регистре 8. При этом, если искаженный адрес поступает в операции считывания информации, то сигнал с шины чтения 17 передается блоком коррекции режима 9 на вход элемента ИЛИ 13 и первый вход элементов И 10. В результате срабатывания элемента ИЛИ 13 в выходные шины 16 нз ОЗУ выдается операнд, являющийся кодом арифметической единицы, в котором

нарушено соответствие между информационной и контрольной частями. В результате срабатывания элементов И 10 через формирователи записи 6 осуществляется регенерация в накопитель 1 информации, находящейся на

доиолнительном регистре 8, что возвращает в ошибочно адресованную ячейку ее старое содержимое.

Если искаженный адрес ноступает в операции записи информации, то, как и при исиравиой работе, иовый операнд из информационных шин 15 принимается иа регистр числа 5. Однако, в этом случае сигнал, поступающий по шине заниси 18, блоком коррекции режима 9 (вследствие его включенного состояння) на вход элементов И 11 не пропускается, а передается ка первый вход элементов И 10. Соответственно такое переключение сигнала записи блокирует запись нового операнда, находящегося на регистре числа 5, и запускает регенерацию в накопитель 1 информации, находящейся на дополнительном регистре 8, что обеспечивает восстановление в ощпбочно адресованной ячейке ОЗУ ее старого содержимого.

Если при выполнении операции записи информации неисцравности подвергается поступающий операнд, то его код, ответвляе.мый от информационных щнн 15 на вход блока обнаружения неисправностей 7, вызывает срабатывание последнего, в результате чего блок коррекции режима 9 также переходит во включенное состояние.

В этом случае, как и в предыдущей ситуации, в устройстве блокируется запись искаженного операнда п в ячейк), подготовленную для записи, обеспечивается регенерация ее старого содержимого.

Основным преимуществом описанного ОЗУ является защнта в нем оперативной информации от «разрущения, которое может пропсходить вследствие неисправности передачи адресов и операндов. Устройство автоматически блокирует запись новой информации в ячейку, подготовленную для записи, если код адресов этой ячейки при передаче подвергся неисправпости, обиаруже}1ной контролем. То же самое имеет место в ситуациях, когда неисправность искажает поступивщий на запись операнд. При этом в «пострадавщей ячейке всегда восстанавливается ее прежнее содерлспмое.

Блокировка возможной подмепы информации в иоле оперативной памяти существенно повыщает функциональную надежность з стройства, что особеиио важно лрп управлении процессами, протекающими в реальном времени.

В предложенном ОЗУ снижена вероятность размножения неисправностей, являющихся последствием первичных неисправностей. Обеспечивается это тем, что при считывании информации по ощибочному адресу абоненту (например, процессору) передается код арифметической единицы, который для пего является не более «чужой информацией, чем содержимое ложно адресованной ячейки. Но данная замена исключает порождение иеисправиостсй нового вида: таких как деление на нуль, переполнение сумматора, образовапне несуществующих адресов при переадресациях и т. д., возникновение которых возможно, если допустить работу с операндом, считанным из ячейки со случайно образовавщимся адресом. При этом передача кода арифметической единицы умышленно осуществляется без контрольного кода, что сохраняет при этом операнде факт произошедщей неисправности. Например, если считываемая информация является одним из операндов двухадресной операции, то отсутствие контрольного кода у переданной информации об уславливает образование результата, также имеюп1его неверный контрольный код, что блокирует запись этого результата в ячейку ОЗУ и одновременно обеспечивает восстановление в ней ее прежнего (исходного) содержимого.

К другим преимуществам предложеиного ОЗУ следует отнести то, что внутренний цикл его работы при обнарзжении неисправности полностью аналогичен режиму взаимодействия с абонентами при исправной работе, т. е. блокировка неисп)авиых передач не вызывает останова в работе ОЗУ. Та-кой режим взаимодействия существенно важен для асинхронных систем, в которых любой останов какого-либо устройства вызывает останов всей системы, в результате чего срабатывает временной контроль. При этом предлагаемое ОЗУ увеличивает производительность вычислений, т. к. в нем отсутствуют паузы на ожидание результатов контроля поступающих адресов, т. е. выборка информации из накопителя запускается сразу же по поступлению адреса на регистр адреса.

Дополнительно необходимо отметить, что структура описанного ОЗУ и механизм его функционирования без каких-либо изменений и дополпений, а также без снижения производительности вычислений могут быть применены для защиты памяти от несанкционированных обращений, для чего достаточно сигнал нарущения границы (зоны, области) завести в блок коррекции режима в цепь его включения.

Формула изобретения

Оперативное запомииающее устройство с защитой информации, содержащее накопитель, выходы которого через усилители считывания подключены к входам соединенного с информационными шинами регистра числа, а входы - к выходам формирователей записи и дещифратора адреса, соединенного через регистр адреса с адресными шинами, блок обнаружения неисправностей, входы которого подключены к информационным и адресным шинам, шины записи и чтения и выходные щипы, отличающееся тем, что, с целью повыщения надежности устройства, оно содержит элементы И, элемент ИЛИ, дополнительный регистр и блок коррекции режима, входы которого подключены к выходу блока обнаружения неисправностей и шинам записи и чтения, а выходы - соответственно к входам элемента ИЛИ и первым входам элементов И, вторые входы одпих элементов И с выходами дополнительного регистра н регистра числа, а выходы - с входами формирователей записи, вторые входы дрлтих элементов И соединены с выходами регистра числа, а выходы - с выходными щииами, соединенными с выходом элемента

7

ИЛИ, входы дополнительного регистра подключены к выходам усилителей считывания.

Источники информации, принятые во внимание при экспертизе

590833

1.Авторское свидетельство СССР 042375682, кл. G НС 29/00, 1973.

2.Авторское свидетельство СССР № 407399, кл. G НС 29/00, 1973.