Цифровой вычислитель функций тангенса и котангенса Советский патент 1978 года по МПК G06F17/10 

1

Изобретение относится к области вычислительной техники и может найти применение в цифровых вычислительных машинах и специализированных устройствах.

Известно устройство для вычисления функций тангенса и котангенса с помощью подпрограмм, реализующее численные методы 1.

Из-за циклического характера вычислений быстродействие известного устройства низкое.

Из известных устройств наиболее близким по технической сущности является устройство вычисления функции тангенса по подпрограмме, реализующее численный метод цепных дробей 2, содержащее выходной регистр, блок деления и регистр аргумента, выходы младщих л/2 разрядов которого соединены с первыми входами блока управления и блока умножения.

К недостаткам прототипа относятся больщие затраты машинного времени на вычисления функций тангенса.

Целью изобретения является повышение быстродействия.

Поставленная цель достигается тем, что в устройство введены постоянное запоминающее устройство, два регистра промежуточного результата и элемент ИЛИ, причем старшие л/2 разрядов регистра аргумента через постоянное запоминающее устройство соединены со вторыми входами блока управления и блока умножения и выходами старщих /i/2 разрядов первого регистра промежуточного результата, входы младших /г/2 разрядов которого подключены к выходам младших разрядов регистра аргумента, выход блока умножения соединен со входами младших /г/2 разрядов второго регистра промежуточного результата, выходы обоих регистров промежуточного результата подключены соответственно к первому и второму входам блока деления, выход которого соединен с первым входом элемеита И.1И, второй вход которого подключен к выходу блока унравлепия, а выход - ко входу выходного регистра.

Па фиг. 1 изображена структурная схема предлагаемого вычислителя; на фиг. 2 - функциональная схема блока управления.

Вычислитель содержит /г-разрядный регистр аргумента i, старшие /г/2 разрядов которого подключены через постоянное запоминающее устройство (ПЗУ) 2 к первым входам блока управления 3, и блока умноженпя 4, к вторым входам которых подключены младшие /г/2 разряда регистра аргумента 1. В ПЗУ записаны

зпачения ф}нкций ig(X), где разрядность аргумента - /i/2. /(/2 выходов блока умножения 4 подключены ко входам /г/2 л ладших разрядов первого регистра промежуточного результата о. Ко входам старших /г/2 разрядов втоpojo регистра промежуточного результата 6

подключены разрядные шины ПЗУ 2, а ко входам его младших /7/2 разрядов подключены выходы младших /г/2 разрядов регистра аргумента 1. Выходы регнстров промежуточных результатов 5 н 6 подключены ко входам блока деления 7. Выходы блока деления 7 н блока управлепня 3 связаны через элементы «ИЛИ 8 с входами выходиого регистра 9. шнны устройства 10 связаны с входами регистра аргуме гга 1.

Вв1числитсль работает следуюпд1м образом.

Ио шинам 10 н регистр аргумента 1 поступает и записывается //-разрядный код аргумента А г радианах. Часть этого кода, содержаш,аяся в старших /г/2 разрядах регистра 1 (обозначим ее как Al), подается на входы ПЗУ 2. Это число является аргументом функцнн ig(Xi) заниеанпой в ПЗУ 2. Считанные .значения функции поступают с разрядных шнп ПЗУ 2 па входы блока уиравлення 3 :г блока умноження 4 н заннсываготся в старших /г/2 разрядах второго регистра промежуточного результата 6. Значение tg(.i) умножается в блоке умножения на чнсло уТо, содержащееся в младших /г/2 разрядах регистра аргумента 1. Блок умножения устроен так, что результат умножеггня нолучаетея в дополнительном коде. Он запнеывается в младпнх разрядах репстра промежуточного результата 5. В старшие .г/2 разряда этого регнетра всегда записаны ед Н1нны (чнсло 1+2 -). Таким , в регнстре 5 нолучаетея число (1 ) -f 2-.2. f 1 tg (Л-, .X,) :

.l-2-/2.A;.tg(.Y,).

В старн пе ///2 разрядов регистра иромежуточного результата G записывается код чпсла tg(i), а в его младшие разряды заннеывается код чнсла АО. Таким образом, в регистре б иолучается сум,а tg(A;)+2- /2-Jo. С помош;ыо блока делеиня содержимое регистра 6 делится на содержимое регистра 5, в результате чего иолучается число

tg№) + .X,

I- ..Y,.tg(.Yi)

Это чнело с достаточной точностью ставляет искомый X. Дейетвптельпо

ig(X)Ag(X,,): tg(A)-hfg№-2

I-fg(.Y,).tg(AV2- 2)

НО так как при малых зпачениях угла тангенс от этого гла можно заменить с достаточно точпостыо значе еы самого угла, выраже 1ного в радианах, то:

tg()-tg(.v,+2-/2.;г,;

tg(-Yi) .., (Xi),

При зпачен1 н , погрешность от замены тангенса угла самим углом практическп равна пулю. Так, 1апрпмер, нри /г 8 максимальное значе 1 е, которое может принять ар умент, равно )-2, нри эгом абсолютная погрсш оеть будет равна 6-10 Если 1 ринять, что (Ьункп 1я из.)CЯ ;, тех же пределах как apiyi ;e rf, то это выходит за пределы разрядной сетки ( на меньше веса самой младшей ). Пр разрядноет j; функц П1 )ешпост умен).

Результат в яч - слепня роходн через э-ле. «ILHH 8 i заг псь ьается в регистр 9. 13лок управлен; Я 3 етроен такгьм образом, что когда старшие /;/2 разряда арглмента (Ai 0), то в качестве результата ьыдается з ачение младш 1х /г/2 разрядов ар Тмента XzТак как фу 1кцни та -енса i котангенса взанмно обрат ые. то поередетвом ерестановкн входов блока делення 7 на предлагаемом

устройстве но описанному алгоритму можно вычислять З 1ачен1 я (j) котанге 1са.

В предлагаемом выч сл ггеле используется ПЗУ с емкостью бит. в то время, когда для вычисле 1я ф}нк и1Н тангенса от п-разрядного аргу. с номоицло устройства, работаюндего но ноднрограмме, 1сиользуется онератнв ая амять с емкостью как минимум 169/г бит. Из этого следует, что при в предлагаемом выч слнтеле емкость намяти сокрагцается в 169/2 2 раз, ирнчем сиользуется более 1ростая i более ностоян - ая 1амять.

С другой сторО Ь, еслп считать, что длнтель 1оеть онерацн умноже ня i деления

/г-разряд ых чнсел равна п , i вероят юсть Того, что содержимое старших /г/2 разрядов аргумеита -- , рав яется , то BpeMS значе 1 Я функнн тангенеа в иредлагаемом выч слителе равно

1,5/г-( тактов. В то время, как для

ВЬ ЧПСЛеН Я этой i IpOTOT e НеобхОдн.мы 15/г-Ь94 такто1з.

Из изложе 1пого следует, что быетродейетвне у нредлагаемого вычнелнтеля в (10 + 63/n)

ряз выше, чем у 1 рототнпа.

Предла -аемое устройство может быть нснользовано нреднрнят ях вы1 ускаюш;их средств } з1чнел ;тель} 0 1 , а так же устройства ) техинки. Тех 1олог 1я

нз -отовлеп 1я вычислителя е отличаетея суш, от тех оло1 и пзготовден я прото Па.

Ф о р м у л а 1 3 о б р е т е i и я

Цифровой вычислитель та 1генеа и , содержаш,ий выход ой регистр, блок делсппя аргумента, выходы младш х /г/2 разрядо которО о соединены с 1ервымн входами блока у равле1 ня н блока

умноження, о т л и ч а ю ш и и с я тем, что, с цель о повыше пя быстродействия, в пего введе 1Ы постояиное запоминающее уетройетво, два регнетра нромежуточного результата и элемент ИЛИ, нричем старшие /г/2 разрядов .л1еита через постоя ное заномина