Цифровой частотный дискриминатор Советский патент 1977 года по МПК H03D13/00 

1

Изобретение относится к импульсной технике.

Известен цифровой частотный дискриминатор, содержащий кварцевый генератор, шесть мультивибраторов, инверторы, два формирователя импульсов, логические элементы И, сдвигаюишй регистр, интегратор, детектор уровня, счетчики и логические схемы определения рассогласования ll .

Известен также цифровой частотный дискриминатор, содержащий формирователь, входы которого соединены с источниками тактовой и дискриминируемой частоты, а выход подключен к одним из входов логических элементов 11, вторые входы которых соединены соответствующими входами реверсивного счетчика, дешифратор, входы которого соединены с выходами реверсивного счетчика, вход установки которого соединен с источником тактовой частоты, а выход соединен с одним из входов RS триггера, резистор, выходы которого соединены со входами многоканального коммутатора, а вход записи соединен с выходом дешифратора.

Цель изобретения - упрощение дискриминатора.

Поставленная цель достигается тем, что в предлагаемый дискриминатор, введен дополнительный дешифратор, и элемент задержки, причем входы дополнительного дешифратора соединены с соответствующими выходами реверсивного счетчика, а его выход соединен со вторым входом ds - триггера, вход управления многоканальным коммутатором соединен через элемент задержки с входом установки регистра и подключен к источнику тактового сигнала.

На чертеже изображена блок-схема предлагаемого дискриминатора.

Дискриминатор содержит формирователь 1, ЯЗ -триггер 2, логические элементы 3 и 4, реверсивный счетчик 5, дешифраторы 6 и 7, элемент задержки 8, регистр 9 и многоканальный коммутатор 10. На входы 11 поданы сигналы тактовой частоты, а на вход 12 - сигнал дискриминируемой частоты Выходные сигналы снимаются с выходов многоканального коммутатора 1О. Дискриминатор работает следующим образом. При низком уровне тактовой частоты бло кируется прохождение импульсов дискримини руемой частоты через формирователь 1, Одновременно R.S-триггер 2 устанавливается в такое состояние, при котором на выходе Q появляется высокий уровень, а на выходе Q. - низкий уровень, т.е. подготовлена цепь прохождения импульсов дискриминируемой частоты на суммирующий вход ревер сивного счетчика 5 через элемент 3. Прохождение импульсов дискриминируемой частоты на вычитающий вход реверсивного счет чика 5 через элемент 4 блокируется. Кроме того, при низком уровне тактовой частоты устанавливается реверсивный счетчик 5, раз решается считывание информации коммутатором 10с регистра 9 и через определенное время устанавливается регистр, Дискрил;инатор готов к работе. При появлении высокого уровня тактовой частот, импульс дискриминируемой частоты прох.одят на суммирующий вход реверсивного счетчика 5, и, когда в счетчике записывается максимальное число (соответствую щее числу его разрядов), на выходе дещифратора 6 появляется низкий уровень. При этом переключается ЯЗ -триггер 2, и импуль сы дискриминируемой частоты проходят на вычитающий вход реверсивного счетчика 5. Как только число импульсов, поступивших на вычитаюшлй вход, сравнивается с числом импульсов, поступивших на суммирующий вход (т.е. в счетчике 5 записывается число О), на выходе деашфратора 7 появляется низкий уровень, переключающий RS- триггер 2, и импульсы дискриминируемой частоты проходят на суммирующий вход. Такая поочередная работа реверсивного счетчика 5 на суммирование и вычитание продолжается в течение всего измерения. Выходные импульсы деши(|гоатора 7, появляющиеся через каждые 2- 2 импульсов дискриминируемой частоты (где а-- количество разрядов реверсивного счетчика 5), подаются на вход записи регистра 9. По окончании времени измере ния, т.е. при низком уровне тактовой частоты, записанное в регистре 9 число считывается и возбуждается одним из каналов коммутатора 10. Через определенное время устанавливается регистр 9, и работа цифрового частотного дискриминатора повторяется. За счет попеременного суммирования и вычитания в реверсивном счетчике уменьщается количество его разрядов, что ведет к упрощению дискриминатора. Формула изобретения Цифровой частотный дискриминатор, содержащдй формирователь, входы которого соединены с источниками тактовой и дискриминируемой частоты, а выход подключен к одним из входов логических элементов И, вторые входы которых соединены с соответствующими входами реверсивного счетчика, дещифратор, входы которого соединены с выходами реверсивного счетчика, вход установки которого соединен с источником тактовой частоты, а выход соединен с одним из входов R,S-триггера, резистор, выходы которого соединены со входами многоканального коммутатора, а вход записи соединен с выходом дешифратора, отличающийс я тем, что, с целью его упрощения в него введен дополнительный дешифратор и элемент задержки, причем входы дополнительного дешифратора соединены с соответствующими выходами реверсивного счетчика, а его выход соединен со вторым входом R.S-триггера, вход управления многоканальным коммутатором соединен через элемент задержки с входам установки регистра и подключен к источнику тактового сигнала. Источники информации, принятые во внимание при экспертизе: 1. Патент США N 3418586, кл. 329-104, 24.12.68.