чго, а свою очередь, ограничивает допустимую емкость накопителя ЗУ. Кроме того, в описанном устройстве содержится большое количество сложных электронных формирователей, предназначенных для работы с относительно высокими напряжениями, поскольку серийные матрицы сегнетоэлектрических пьеэотрансформаторных 3 Э характеризуются напряжением записи информации (поляризации пьезокерамики Up -250 В. Мз известных устройств наиболее близ ким по технической сущности к данному изобретению является запоминающее уст ройстьо, содержащее дешифратор, выходы которого подключены к одним входам адресных формирователей, другие входы которых соединены со входом формирователя противофазных, сигналов возбуждения и одной из управляющих шин, накопитель, числовые шины которого подключены посредством-элементов связи к выходам ад ресных формирователей, разрядные шины ко входам усилителей считывания, экрани рующие шины соединены через другие эле- 2S меиты связи с .шиной нулевого потенциала 2 . Однако это устройство характеризуется узким температурным диапазоном и невысокой надежностью работы в связи с тем, что D нем практически невозможно добитьСи аффективного уменьшения помех на каждом из выходов накопителя, к тому же не зависящего от изменения температуры. Во-первых, в силу дискретности и технологического разброса номинальных значений емкостей вышеуказанных разделительных конденсаторов (как отдельных радиоэлементов) практически не удается обеопечить, с одной стороны, равенство между собой емкостей этих разделительных конденсаторов, а с другой стороны, равенство входных емкостей секций возбуждения сегнетоэлектрических пьезотрансформаторов накопителя и емкостей разделительных конденсаторов, что является необходимым условием уменьшения помех, в частности, при равенстве амплитуд и длительностей двух разнополярных сигналов возбуждения одновременно формирующихся на выходе выбранного адресного формирователя и формирователя противофазных сигналов возбуждения. Во-вторых, из-за различий в значениях температурных коэффициентов емкостей разделительных конденсаторов и секций возбуждения накопителя, при .отклонении температуры окружающейсреды от номинального значения ( С) не обходимое равенство указанных элементов принципиально нарушается. В силу указанных причин в известном устройстве r2j имеют место сигналы помех, полярность которых на различных выходах накопителя имеет случайный характер и которые по амплитуде и длительнооти значительно увеличиваются при отклонении от номинального значения температуры окружающей среды, что приводит к искажению, а затем и полному подавлению выходных информационных сигналов. Это, в свою очередь, снижает надежность устройства при считывании информации, а также исключает возможность его работы в широком температурном диапазоне, которая открывается с применением в качестве разделительных элементов сегнетоэлектрических пьезотрансформаторов. Целью настоящего изобретения является расширение температурного диапазона н повышение надежности устройства. Поставленная цель достигается тем, что в устройство введены сегнетоэлектри- ческие пьезотраксформаторные разделительные элементы, экранирующие и выходные электроды которых подключены к выходу формирователя противофазных сиг налов возбуждения, а входные электродык соответствующим экранирующим шинам накопителя. Сущность изобретения поясняется чертежом, на котором представлена структурная схема полупостоянного ЗУ запомина- ющего устройства с электрической перезаписью информации, построенного, в частности, на основе сегнетоэлектрических шьезотрансформаторных запоминающих элементах, уровень напряжения перезаписи информации в которых превышает максимально допустимые напряжения элекгронных схем управления устройства. Устройство соедржит блок 1 памяти, в состав которого входят адресный блок 2, накопитель 3, группа 4 усилителей считывания и управляющие щины, выполненные , например, в виде штепселей 511, являющихся внешними выводами устройства. Адресный блок 2 состоит из дешифратора 12, входы которого соединены со штепселями 5 устройства, а выходы подключены к управляющим входам адресных формирователей 13. Стробирующие входы формирователей 13 соединены со входом формирователя 14 противофазных сигналов возбуждения и подключены к штепс€ лю 6 устройства. Накопитель 3 информации сопержит ма трицы 15 сегнетоэлектрических широкопо лосных пьезогрансформаторов, например серийные интегральные пьезокерамически микросхемы типа 307-РВ 1. В каждой из матриц i5 входные электроды 16 под ключены к числовым шинам 17 накопителя, экранирующий электрод 18 - к экранирующей шине 19, а выходной электрод 20 - разрядной шине 21. Пьезокерамическая пластина 22 генераторной секции матрицы 15 имеет жесткую спонтанную (остаточную) поляризацию. Участки сегнетоэлектрической пьезокерамики пластины 23 секции возбуждения под входными электродами 16 могут иметь раалячную спонтанную поляризацию Р, причем направление ее определено записанной мацией. Числовые шины 17 накопителя 3 подсоединены посредством элементов связи, например конденсаторов 24, к выходам адресных формирователей. 13 в блоке 2 и, кроме того, подключены к штепселя 8, Разрядные шины 21 подсоединены к входам усилителей 25 считывания, выходы когорык соединены со штепселями 7, драпирующие шины 19 подключены к штепселям 11 и, кроме того, соединены через другие элементы связи, например конденсаторы 26, с шиной 27 нулевого потенциала, связанной со штепселем 1О. Устройство содержит также группу сегнетоэлектрических пьезотрансформатор ных разделительных элементов, например матрицу 28 сегнетоэлектрических пьезотрансформаторов, однотипную с матрицами 15 в накопителе 3. Экранирующий электрод 18 и выходной электрод 20 дополнительной матрицы 28 подключены к выходу формирователя 14 противофазных сигналов возбуждения в блоке 2, а входные электроды 16 - к соответствующим экранирующим шинам 19 накопителя 3, Кроме того, числовые шины 17 и экра- нирующие шины 19 накопителя 3 через резисторы 29 подсоединены к шине ЗО источника напряжения смещения, а экрани рующие шины 19 дополнительно связаны с шиной 27 нулевого потенциала через нормально замкнутые контакты 31 электрических реле, управляющие входы которых соединены со штепселем 9. Штепсе-- ли 11 устройства соединены между собой и со штепселем 10 посредством общей шины 32, которая размещена на съемной ответной (гнездной) части штепсельного оазъемного соединения. Полупостоянное запоминающее устройство имеет три режима работы: режим электрической перезаписи информации, а также режимы хранения и считывания информации. Электрическая перезапись информации в устройство заключается в установке соответствующих направлений остаточной (спонтанной) поляризации Р участков сег- нетоэлектрической пьезокерамики пластин 23, расположенных между выбраннымивходными электродами 16 и экранирующи ми электродами 18 матриц 15 пьезотран- сформаторов накопителя 3, путем воздействия на них электрического поля. Перезапись осуществляется при помощи автономного устройства электрической перезаписи информац и, KOTqDoe посредством шин связи, например кабеля связи длиной до 1О м, подключают к соответствующим управляющим шинам устройства, в данном случае к штепселясм 8, 9, 1О и 11, предварительно отсоединив от них общую шину 32, В первую очередь на штепсель 9 подается управпяпощий потенциальный сигнал, обеспечивающий размыкание контактов 31 электрических реле, а на штепсель 1О - сигнал нулевого потащиала. Затем вырабатываются импульсы напряжения поляризации Ug, которые через штепс ели 8 и 11 подводятся к числовым 17 и экранирующим 19 шинам накопителя 3 в соответствии с записываемой информацией. Отметим, что длительности импульсов напряжергия (J р и их фронтов значительно, а именно в 1О - 10 раз, превышают аналогичные параметры импульсов напряжения, прикладываемых к числовым шинам 17 накопителя при считывании информации. Под воздействием электрического поля, созданного между экранирующими электродами 18 и выбранными входными электродами 16 матриц 15, соответствующие участки пье;зокерамики пластин 23 под электродами 16 поляризуются в заданных при записи направлениях. При этом ложная запись или разрушение хранимой информации в невыбранных элементах памяти накопителя 3 не происходит. Процесс записи нового числа состоит из двух операций. Вначале производится предварительная подготовка, которая заключается в стирании ранее записанной информации. Для этого импульс напряже ния поляризации Up равный по амплитуде + 250 В для серийных матриц, подается через штепсели 11 на все экраниующие шины 19 и через штепсели 8 на 763 все, кроме выбранной, числовые шины 17 накопи теля 3, а выбранная числовая шина подключается к шине 27 нулевого потенциала.Таким образом, напряжение Up rip и клады вас гея к участкам пьеэокерамики пластин 23 секций возбуждения матриц 15 под теми элекгроломи 16, которые связаны с выбранной числовой шиной. Под действием этого напряжения указанные участ ки пьезокерамики поляризуются в направлении, соответствующем значению логического О, т.е. в данном адресе стирае ся ранее записанная информация. Затем производится запись логических 1 в соответствии с кодом числа. При этом импульс напряжения поляризации + Up прикладывается к выбранной числовой шине 17 а к невыбранным числовым шинам прикладывается импульс напряжения +1/3 Up. Экранирующие шины 19 накопителя, cooi ветствующне тем разрядам кода записываемого числа, в которых имеется логическая 1, подключаются к шине нулевого потенциала, а к остальным экранирующим шинам прикладывается импульс напр жения + 2/ 3 и р. Вследствие этого к участкам пьезокерамики пластин 23 секций возбуждения матриц 15, обращенным к входным электродам 16, связанным с невыбранными числовыми шинами, прикладывается напряжение + 1/3{Jp или 1/3U, связанным с выбранной числовой шиной, через которые записываются логические О - 1/3 Up, через которые записываются логические 1 -Up. Под действием напряжения -Up изменяется направление поляризации Р соответствующих участков пьезокерамики пластин 23, т.е. происходит запись логических 1, Для изменения поляризации Р участков, пьезокерамики пластин 23 напряжения f 1/3 Up недостаточно, что исключает разрушение информации в невыбранных адресах и запись ложной информации в выбранном адресе. Таким образом, после стирания предыдущей и записи новой информации участки пьеаокерамики пластин 23 под электродами 16, которые подклк чены к выбранной числовой шине 17, поляризованы в направлениях, соответствующих записываемому числу. Предлагаемое устройство характеризуется принципиально энергонезависимым и практически неограниченным во времени сроком хранения информации, записанной в накопителе 3 (в частности, на серийны микросхемах типа ЗО7-РВ1 - в течении 12 лет после перезаписи),а также значи3ельным количеством возможных циклов ерезаписи - не менее 10 циклов. В режиме считывания информации устройство допускает выборку хранимой информации с произвольным доступом к числовым шинам 17 накопителя 3. Важно огметить, что в этом режиме устройство нормально функционирует и при подключенном к нему устройстве электрической перезаписи информации, когда экранирующие шины 19 накопителя 3 соединены с шиной 27 нулевого потенциала только лишь через конденсаторы 26. В начальный момент цикла считывания информации через штепсели 5 на входы дешифратора 12 поступают сигналы кода адреса, по которому необходимо произвеоги считывание информации, и на соответсгвующем выходе дешиф ратора 12 формируется разрешающее напряжение, которое прикладывается к управляющему входу выбранною адресного формирователя 13. Затем через штепсель 6 в блок 1 поступает импульсный сигнал обращения. Передний фронт сигнала обращения обуславливает подачу одиночного импульса тока возбуждения с выхода выбранного адресного формирователя 13 через конденсатор 24 в соответствующую числовую шину 17 накопителя. Одновременно с этим с выхода формирователя 14 противофазных сигналов возбуждения через сегнетоэлектрические пьезотрансформаторные разделительные элементы секции возбуждения матрицы 28 в экранирующие шины 19 накопителя 3 подается другой импульс тока той же амплитуды и длительности противоположной полярности, в силу равенства входных ем-, костей секций возбуждения матриц 15 накопителя и емкостей секции возбуждения матрицы 28, на выбранных входных элек родах 16 матриц 15 и экранирующем электроде 18 матрицы 28 относительно экранирующих шив 19 накопителя одновременно формируются противофазные перепады напряжений одинаковой амплитуды. Благодаря этому при возбуждении накопителя сохраняется практически неизменным значение потенциала экранирующих шин 19 накопителя, а также исключается протекание токов как через конденсаторы 26 в шину 27 нулевого потенциала, так и через емкости генераторных секций (емкости между экранирующими 18 и выхохн ными 2О электродами) матриц 15 в разрядные шины 21 накопителя, в результате чего на выходах последнего сущест BRHHO уменьшаются порождаемые сигналом .возбуждения помехи. Вместе с тем, в кажлой иа матриц 15 накопителя 3 к участку пьезокерамики пластины 23, расположенному между выбранным входным электродом 16 и экранирующим электродом 18, приклепывается перепад напряжений возбуждения (J5. сфор мированный на выбранной числовой шине i 7. За счет явления обратного пьезоэлектрического эффекта этот участок пьезоке- рамики испытывает деформацию, которая благодаря наличию механической связи передается пьезокерамической пластине 22 генераторной секции матрицы 15. Вследствие явления прямого пьезоэлект рического эффекта на выходном элекгроде 20 матрицы 15 относительно ее экранирующего электрода 18, который через конденсатор 26 подключен к шине 27 нулевого потенциала, появляется информацио ный импульсный сигнал в виде свободных (нескомпенсированных )элекгрических зарядов,когорые по разрядной шине 21 накопителя поступают на вход соответсгвующего усилителя считывания 25, В силу линейности пьезоэлекгрического эффекта направление деформации возбуждаемого участка пьеэокерамики пластины 23, а следовательно, и знак свободных элекгри- ческих зарядов на выходном электроде 2О каждой из матриц 15 накопителя 3, однозначно заЪнси г ог направления остаточной поляризации Р эгого участка пьезокерами- ки, которое, в свою очередь, определено двоичной информацией, записанной в данно накопителе. В результате воздействия информационг ных сигналов из накопителя 3 на входы усилителей считывания 25 на их выходах формируются сигналы кода считанного чис ла, которые через штепсели 7 устройств ва поступают к потребителю. Затемno3aihнему фронту импульсного сигнала обращения выбранный адресный формирователь 13 и формирователь 14 одновременно подают в накопитель противофазные импульсы тока одинаковой амплитуды и длительности, полярность каждого из которых противоположна полярности предшествующего (обусловленного передним фронтом сигнала обращения) импульса тока возбуждения на выхосе соответствующего формирователя. Указанные импульсы тока восстанавливают исходное состояние опрошенной (выбранной) числовой шины 17 накопителя 3 и экранирующего электрода 18 матрицы 28, освобождая их от накопленных в про37310цессе возбуждения электрических зарялоп. После этого запоминающее устройство гх)тово к новому циклу считывания информпции. Благодаря выбору параметров сигнала возбуждения, которые позволяют исключить изменение остатчэчной поляризации Р участков пьезокерамики пластины 23 каждой из матриц 15 накопителя, хранимая в устройстве информация при считывании не разрушается, В частности, амплитуда U выбрана не превышающей 1/5 Up, а длительность импульсного напр$ркения, прикладываемого к числовой шине 17 накопителя, в цикле считывания информации - практически в Ю раза меньше, чем в цикле перезаписи. Отметим также, что в силу существен ного различия частотных диапазонов сигналов при считывании и перезаписи информации нормальное функционирование описанного усфойства в этих режимах работы обеспечивается соответствующим оптимальным выбором номинальных значений конденсаторов 24 и 26. При этом конденсаторы 24 служат для защиты формирователей 13 от разрушения их импульсами напряжения поляризации Up , поступающими на числовые шины 17 накопителя при перезаписи информации. Конденсаторы 26 обеспечивают связь экранирующих шин 19 накопителя с шинрй 27 нулевого потенциала, что необходимо в режиме считывания информации, и не исключают подачу на эти щины 19 импульсов напряжения поляризации Up при перезаписи информации, от воздействия которых, в свою очередь, формирователь 14 защищен консч (эуктивными емкостями между входными электродами 16 и экранирующим электроаом 18 секции возбуждения матрицы 28, а усилителя считывания 25 - конструктивными емкостями между экранирующими электродами 18 и выходными элек родами 2О генераторных секций матриц 15 накопителя. Вместе с тем, в режиме хранения информации участки пьезокерамики пластины 23 матриц 15 накопителя принудительно находятся под нулевым напряжением в силу подключения числовых 17 и экранирующих 19 шин накопителя через резисторы 29 (порядка единиц MOM) к одному источнику напряжения смещения (шина ЗО). Контакты 31 элекгромеханических реле и общая шина 32 снижают динамическое сопротивление и повышают надежность связей экранирующих шин 19 накопителя с шиной 27 нуевого потенциала, т.е. элементы связи 26, 31 и 32 совместно исключают не аосгагки, присущие каждому иа них в ог дельности. Следует также отметить, что в случав применения сегнетоэлектричеоких пьеэотрансформаторных запоминающих элементов с уровнем напряжения перезаписи информации, не превышающим максимально допустимое напряжение для элекрронных схем ащ есных формирователей 13 последние кроме сигналов считывания формируют также и сигналы перезаписи, подаваемые на числовые шины 17 накопите ля, что позволяет устранить из устройства штепсели 8 (адресные управляющие шины записи), а в качестве элементов связи между выходами адресных формирователей 13 и числовыми шинами 17 накопителя вместо конденсаторов 24 исполь зовать шины связи. В силу изготовления сегнетоэлектрических пьезогрансформаторных матриц методами интегральной технологии достижение в описанном устройстве требуемой степени точности равенства входных конструктивнь1х емкостей ЗЭ однотипных матриц 15 и матрицы 28, которое, в . свою очередь, зависит от иидентичности . размеров входных электродов 16, а также от равномерности толщины и однорось ности сегнетоэлектрической пьезокерамики пластин 23 матриц, не вызывает загруднений. Достигнутое при изготовлении равенство входных конструктивных емкоо теЙ ЗЭ матриц 15 и разделительных элементов матрицы 28 сохраняется в широ- ком температурном диапазоне от -60 С до + 125 С. Формула изобретения Полупостоянное запоминающее устройство с электрической перезаписью инфор мации, содержащее дешифратор, выходы которого подключены к одним входам адресных формирователей, другие входы которых соединены со входом формирователя противофазных сигналов возбуждения и одной из управляющих шин, накопитель, числовые шины которого подключены посредством элементов связи к выходам адресных формирователей, разрядные шины - ко входам усилителей считывания, а экранирующие шины соединены через другие элементы связи с шиной нулевого потенциала, отличающееся тем,что, с целью расширения температурного диапазона и повышения надежности устройства, оно содержит сегнетоэлектрические пьезотрансформаторные разделительные элементы, экранирующие и выходные электроды которых подключены к выходу формирователя противофазн ых сигналов возбуждения, а входные электроды - к соответствующим экранирующим шинам накопителя. Источники информации, принятые во внимание при экспертизе: 1.Патент США № 3462746, кл. 34О-173.2, 1969. 2.Авторское свидетельство №481067, кл. qil С 11/00, 1975.
название | год | авторы | номер документа |
---|---|---|---|
Запоминающее устройство | 1976 |
|
SU690564A1 |
Запоминающее устройство | 1973 |
|
SU447757A1 |
ВСЕСОЮЗНАЯ ' | 1973 |
|
SU368645A1 |
Запоминающее устройство | 1976 |
|
SU597006A1 |
ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО | 1973 |
|
SU364962A1 |
Запоминающее устройство | 1973 |
|
SU481067A1 |
ПЬЕЗОТРАНСФОРМАТОРНОЕ ЗАПОЛИШАЮЩЕЕ УСТРОЙМТ?|11е0-1ЕЛКГ1:: | 1972 |
|
SU331421A1 |
ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО | 1973 |
|
SU385314A1 |
Запоминающее устройство | 1968 |
|
SU842961A1 |
АССОЦИАТИВНЫЙ НАКОПИТЕЛЬ | 1973 |
|
SU374662A1 |
Авторы
Даты
1978-11-25—Публикация
1976-02-16—Подача