Устройство для измерения частоты Советский патент 1978 года по МПК G01R23/02 

Изобретение относится к области из мерительной техники и может применять ся в случаях повышенных требований ка к скорости,так и точности измерения низкой частоты. Такие требования возникают, например, в информационно-измер.ительных системах, в системах конт роля и управления объектами и других областях. Известно устройство для измерения частоты, содержащее генератор пилообразного напряжения, преобразователи, логические Л . Однако, это устройство характеризуется ограниченными возможностями расширения диапазона в сторону низких частот, а также невысокой точности измерения. Известно также устройство для измерения частоты, содерж,а1дее два интег ратора,. блок управления коммутаторами элементы сравнения, формирователь 2. Однако, это устройство также имеет невысокую точность измерения и узкий частотный диапазон. Цель предлагаемого изобретения - расширение частотного диапазона и повышение точности измерения. Она дости гается тем, что в устройство для изме рения частоты, содержащее формирователь периода, тенточник эталонной частоты, первый выход которого подключен к первым входам двух элементов сравнения, вторые входы которых подключены соответственно к выходам интеграторов параллельно которым включены ко(1утаторы сброса, управляющие входы которых соединены с первым и вторым .входами основного блока управления коммутаторами, третий и четвертый вьаходы которого подключены соответственно к управляющим входам двух входных коммутаторов, триггер входы которого соединены с первым и вторым входами основного блока управления коммутаторами, . а первый выход триггера подключен к первому входу счетчика импульсов, дополнительно введены цифро-аналоговый преобразователь, коммутатор преобразователя, коммутатор эталонной частоты, блок управления коммутаторами, два . коммутатора перекрестных связей, элементы сборки, два элемента коррекции крутизны, блок автоматического выбора предела и полосы, блок опорный последовательности импульсов, блок коррекции крутизны, первый и второй входы которого соединены соответственно с третьим и четвертым входами основногО блока управления коммутаторами, с выходами элементов сравнения и со входа ми элемента сборки, выход которого подключён к первому входу триггера, второй выход триггера соединен с первым выходом блока опорной последовательности импульсов, второй и третий выходы которого соединены соответственно с третьим входом блока коррекци крутизны и с пятым входом основного блока управления коммутаторами, шестой вход которого соединен с первым входом блока опорной последовательности импульсов, с выходом формирователя периода и с первым входом блока автоматического выбора предела и поло сы, первый и второй выходы которого г подключены соответственно к третьему входу блока опорной последовательности импульсов и к четвертому входу бло ка коррекции крутизны,ныходы которого соединены соответственно с первыми входами элементов коррекции, вторые входы которых подключены к выходам входных коммутаторов и коммутаторов перекрестных связей, входы которых соответственно соединены через интегратор с выходами элементов коррекции и с выходами дополнительного блока управления коммутаторами, входы которого подключены соответственно к третьему .и четвертому выходам основного блока управления коммутаторами к первому входу триггера и к управляющему входу коммутатора преобразователя, вы ход которого соединен с выходом коммутатора эталонной частоты и со входа ми входных коммутаторов, причем вход коммутатора эталонной частоты соедине с первым выходом источника эталонной частоты, второй выход которого подклю чен через цифро-аналоговый преобразователь со входом коммутатора преобразователя и.со вторым входом и третьим выходом блока автоматического выбора предела и полосы, четвертый выход которого соединен со вторым входом счет чика импульсов при этом второй выход триггера подключен к управляющему вхо ду коммутатора эталонной частоты. На чертеже дана структурная схема предлагаемого устройства. Он содержит формирователь 1 периода входного сигнала, блок 2 автоматического выбора пределов и полосы, циф ро-аналоговый преобразователь 3 перио да входного сигнала в напряжении, эта лонный источник 4 эталонной частоты, коммутатор 5 эталонного источника, коммутатор 6 преобразователя, электронный счетчик 7, триггер 8 формиров ния временного интервала пропорционально измеряемой частоте, блок 9 уп равления коммутаторами перекрестных связей, входнйе коммутаторы 10 и 11, блок 12 управления входными и сбросов ми коммутаторами, коммутаторы 13 и 1 . перекрестных связей, блок 15 создани .опорной последовательности импульсов блок 16 коррекции крутизны, элементы 17 и 18 коррекции крутизны, интеграторы 19 и 20, сбросовые коммутаторы 21 и 22, элементы 23 и 24 сравйенияг элемент 25 сборки. Предлагаемое устройство работает следующим образом. Входной сигнал, частота которого измеряется, поступает на входной формирователь 1, а с его выхода на блок 2 автоматического выбора пределов и полосы. При этом происходит привязка импульсов такта i узла к началу периода. Эти импульсы поступают на аналого-цифровой преобразователь 3 периода входного сигнала в напряжение. С поступлением каждого импульса частоты i происходит ступенчатое увеличение выходного напряжения преобразователя 3 на входе разомкнутого коммутатора 6. Величина ступеньки определяется связью эталонного источника 4 - преобразователь 3. Импульсы тактовой частоты i из узла 2 поступают также на блок 15 опорной последовательности импульсов. На этот же блок 15 поступают также импульсы TX с выхода формирователя 1, которые сш1хронизируют и разрешают ее работу. С поступлением импульса Т на блок-схему 15, он начинает вырабатывать две импульсные последователь.нocтиi,иi с определенным сдвигом, причем, одна поступает наблок 1Ь коррекции крутизны, а другая 11 - на блок 12 управления входными и сбросовыми коммутаторами. Блок 15 опорной последовательности вырабатывает также импульс Т 5(2, , это задержанный на некоторое время импульс начала периода, который поступает одновременно на блок 12 и триггер 8. На блок 12 поступают также импульсы Т)( , импульсы с выхода элемента 25 сборки, а также с выходов обоих элементов 23 и 24 сравнения. Совокупность всех сигналов обеспечивает, возможность управления блоку 12 входными 10 и 11 и сбросовыми 21 и 22 коммутаторами, а также блоками 9 управления коммутаторами перекрестных связей. Пусть блок 12 находится в состоянии, при котором коммутатор 22 замкнут, а коммутатор 11 разомкнут, в интеграторе 20 происходит сброс напротив, коммутатор 21 разомкнут, а коммутатор 10 замкнут, и так как триггер 8 включил коммутатор 5, то эталонный источник 4 будет подключен ко входу интегратора 19, который находится таким образом в режиме интегрированиеI При этом коммутаторы 13 и 14 перекрестных связей находятся в выключенном состоянии, так как блок 9 заблокирован в данный момент состоянием триггера 8. В таком случае на выходе интегратора 19, который подключен в элементу 23 сравнения, образуется линейно-нарастающее напряжение, которое сравнивается с образцовым, подключенным к другому выходу элементов 23 сравнения от эталонного источника 4. В момент сравнения элемент 23 выдает импульс, который изменяет состояние блока 12 на пр гнвоположное,что вызывает замыкание коммутатора 21 и размыкание коммутатора 10, то есть интегратор 19 перехо дит в режим сброс, а интегратор 2 с приходом следующего импульса i tj, переходит в режим интегрирование, так как сейчас блок 12 выключит комму татор 22 и включит коммутатор И. ТаКИМ образом, когда интегратор 19 находится в ражиме сброс, интеграто 20 находится в режиме интегрирование, и наоборот. Процесс интегрирования интегратором 20 продолжается до момента сравнения напряжения его выхода с напряжением от источника 4 на элементе 24 сравнения. Импульс сравне ния с выхода элемента 24, в свою очередь, изменяет блоки 12,при этом вклю чается комг утатор 22 и выключается коммутатор 11, что вызывает сброс уже интегратора 20, ас приходом следующего импульса : переход уже интегратора 19 в режим интегрирование и т.д. Так как момент начала каждого интегрирования жестко привязан к частоте , то в идеальном случае момент сравнения вьддачи импульса элементом 2 и 24, должен совпадать с последующим импульсом частоты ilp , то есть время интегрирования каждого интегратора дожно быть равно периоду частоты i . Однако, реально, в связи с изменением параметров интегратора, импульс сравнения появится с некоторым сдвигом от носительно частоты.. Величина и знак этого сдвига определяются блоками 16 коррекции крутизны, полоса которого, в зависимости от величины частоты 1;, (предел измерения), управляется блоком 2 автоматического выбора пределов и полосы. В результате каждого сравне ния для обоих интеграторов вырабатывается корректирующее напряжениеТГ«i и и, поступающее соответственно на элементы 17 и 18 коррекции крутизны. Воздействие этого напряжения на элементы коррекции приводит к тому, что с каждым новым тактом неравенство дли тельности интегрирования до момента сравнения и длительности периода частоты {1 уменьшается. Попеременная работа обоих интеграторов позволяет к концу периода входного сигнала произвести их коррекцию, а также получить преобразование конца периода входного сигнала, меньшего чем 1 / i , в напряжение. Таким образом, в момент конца периода входного сигнала на выходе преобразователя 3 формируется напряже ние, пропорциональное периоду входног сигнала с временной привязкой к началь периода и дискретностью, равной 1/| , Б общем случае в конце периода всегда 63 будет оставаться временной интервал, не учтенный преобразователем 3 и меньший, чем 1 / i-р . Однако, благодаря попеременной работе интеграторов, в любой момент времени в пределах 1/i возможно получить . линейное напряжение с высокой точностью, благодаря коррекции, преобразование времени в напряжение, и, таким образом, учесть погрешность дискретности преобразователя 3 в конце периода. Если импульс конца периода Т появился сразу же после импульса i и в этом цикле интегратор 19 находится в режиме сброс, а интегратор 20 в режиме интегрирование. Процесс интегрирования начинается в нем с последним перед концом периода Т импульсом частоты ± и кончается с моментом прихода импульса конца периода Т , в случае на интеграторе 20. Кроме того, импульс конца периода Tj блок 12 управления входными и сбросовыми коммутаторами переводит в состояние, при котором она размыкает коммутатор 11, и поэтому интегратор 20 начинает работать в виде памяти напряжения, величина которого пропорциональна времени между последним импульсом т, и концом периода Т . В преобразователь 3 в то же время зафиксируется напряжение, пропорциональное времени от начала периода и до последнего в периоде Ту импульса ± . Интегратор 19 включается в работу только с приходом на блок 12 задержанного импульса конца периода из блока 15, задержанного на время, необходимое для осуществления режима сброс интег-. ратора 19, при этом выключается коммутатор 21 и включается коммутатор 10. После поступления импульса Т на триггер 8 включается коммутатор 6 и выключается коммутатор 5 и формируется начало интервала 1 , пропорционального ix , т.е. счетчик 7 начинает счет, кроме того триггер 8 разрешает блоку 9 управления коммутаторами перекрестных связей включение соответствующего коммутатора, в данном случае включается коммутатор 13 перекрестной связи. При этом происходит следующее. Преобразователь 3 через коммутаор 6 и 10 подключен ко входу инегратора 19, также как и выход нтегратора 20 через коммутатор 13. нтегратор 19 работает теперь как нтегратор - сумматор напряжения реобразователя 3 плюс выходное апряжение интегратора 20. С этого моента на интеграторе 19 происходит проесс преобразования напряжения, пропорионального периоду входного сигнала и равного сумме напряжений от пребразователя 3 и интегратора 20 во ременной интервал t , пропорциональый частоте входного сигнала. . Как только выходное напряжение интегратора 19 сравнивается на элементе 23 с опорным от источника 4, то элементом 23 выдается импульс, который поступает одновременно на блок 12 управления и триггер 8. Триггер 8 перебрасывается, что свидетельствует об окончании формирования времени t , при этом он блокирует блок 9, что приводит к разрыву перекрестных связей, а также выключает коммутатор 6 и включает коммутатор 5. Блок 12 при поступлении это го импульса производит переключение ин тегратора 19 в режим сброс (выключается коммутатор 10 и включается 21) а интегратор 20, переключается из режима памяти в режим интегрирование (включается коммутатор 11, коммутатор 22 остается выключенньом) . Время t , начиная с момента прихода импульса на триггер 8 и до момента прихода импульса сравнения элемента 23 через элемент сборки 25 на выключение триггера 8 пропорционально величине частоты измеряемого сигнала. За это время t на счетчик 7 из блока 2 поступают импульсы частотой i Q , ве личина которой выбрана таким образом, что показания счетчика равны величине частоты f измеряемого сигнала. Так как процесс преобразования на:лряжения, пропорционального Т во временной интервал t, пропорциональны частоте i , происходит во время действия первого импульса i T, после конца период Т, то этот -импульс блокируется блоком 15 и не является рабочим, однако происходит привязка импульсов к началу нового периода. Поэтому интеграторы 19 и 20, а также -пре образователь 3 включаются в синхрониз с частотой i у только со второго импу льса 1 после конца периода Ту , при этом преобразователь 3 устанавливаетс сразу в состояние- 2, так как перв импульс гр им был пропущен. Таким образом, в счетчике 7 индуци руется результат измерения частоты по первому периоду, а в преобразователе 3 .начинается процесс преобразования величины уже второго периода в напряжение с привязкой к началу второго пе риода,причем интеграторы 19 и 20 сно ва переходят в режим периодной работы частотой i г с одновременной коррекцие на протяжении почти всего периода T-f. и снова на каком-то из интеграторов зафиксируется в виде напряжения конец периода Т , неучтенный преобразовате лем 3. Далее другой интегратор перейдет в режим интегратора-сумматора и преобразует напряжение преобразовател 3 и первого интегратора-памяти во вре манной интервал, пропорциональный входной измеряемой частоте. Процесс будет продолжаться циклически и результат измерения будет обновляться каждый период. Формула изобретения Устройство для измерения частоты, одержащее формирователь периода, источник эталонной частоты, первый вход которого подключен к первым входам вух элементов сравнения, вторые вхоы которых соответственно подключены к выходам интеграторов, параллельно которым включены коммутаторы сброса, управляющие входы которого соединены с первым и вторым выходами основного блока управления коммутаторами, третий и четвертый выходы которого подключены соответственно к управляющим входам двух входных коммутаторов, триггер, входы которого соединены с первым и вторым входами основного блока управления коммутаторами, а первый выход триггера подключен к первому входу счетчика импульсов, отличающееся тем, что, с целью расширения частотного диапазона и повышения точности измерения, в него дополнительно введены цифро-аналоговый преобразователь, коммутатор преобразователя, коммутатор эталонной частоты, блок управления коммутаторами, два коммутатора перекрестных связей, элемент сборки, два элемента коррекции крутизны, блок автоматического выбора предела и полосы, блок опорной последовательности импульсов, блок коррекции крутизны, первый и второй входы которого соединены соответственно с третьим и четвертым входами основного блока управления коммутаторами с выходами элементов сравнения и со входами элемента сборки, выход которого подключен к первому входу триггера, второй вход триггера соединен с первым выходом блока опорной последовательности импульсов, второй и третий выходы которого соединены соответственно с третьим входом блока коррекции крутизны и с пятым входом основного блока управления коммутаторами, шестой вход которого соединен с первым входом блока опорной последовательности импульсов, с выходом формирователя периода и с первым входом блока автоматического выбора предела и полосы, первый и второй выходы которого подключены соответственно к третьему входу блока опорной последовательности импульсов и к четвертому входу блока коррекции крутизны, выходы которого соединены соответственно с первыми входами элементов коррекции, вторые выходы которых подключены к выходам входных коммутаторов и коммутаторов перекрестных связей, входы которых соответственно соединены через интегратор с выходами элементов коррекции и с выходами дополнительного блока управления коммутаторами непосредственно, входы которогоподключены соответственно к третьему и четвертому выходам основного блока управ96ления коммутаторами, к первому входу триггера и к управляющему входу коммутатора преобразователя, выход I OTOрого соединен с выходом коммутатора эталонной частоты и со входами входны коммутаторов,причем вход коммутатора эталонной частоты соединен с первым выходом источника эталонной частоты, второй выход которого подключен через цифро-аналоговый преобразователь со входом коммутатора преобразователя и со вторым входом и третьим выходом блока автоматического выбора предела и полосы, четвертый выход которого соединен со вторым входом счетчика импульсов, при этом второй выход триггера подключен к управляющему входу коммутатора эталонной частоты. Источники информации, принятые во внимание при экспертизе : 1.Авторское свидетельство СССР 1 189944, кл. .Q 01 Я 36/03, 2.Патент Японии № 48-16580, кл. 110 ОДО,