Устройство для ввода сигналов управления из цвм Советский патент 1978 года по МПК G06F3/04 

Для этого в устройство для вывода сигналов управления из ЦВМ введены коммутатор, дешифратор, регистр, два блока задержки, группа элементов неравнозначности, причем выходы элементов памяти соединены со входами коммутатора и первого блока задержки, выходы сумматора через дешифратор соединены со входами регистра, йыходы которого соединены с первыми входами элементов неравнозначности группы, вторые входы которых соединены с выходами коммутатора, управляющий вход которого соединен с упра ляющим -выходом блока управления, выходы элементов неравнозначности груп пы соединены со входами второго блок задержки, выходы которого соединены со входами блока распознавания ошибки, выходы первого блока задержки и блока распознавания сяиибки соединены с выходами устройства. На чертеже изображено предлагаемое устройство. Устройство содержит блок 1 управления, элементы 2-4 памяти, коммутатор 5, сумматор 6, дешифратор 7, регистр 8, элементы 9-11 неравнознач ности, блоки 12, 13 задержки, блок 14 распознавания ошибки. Устройство работает следующим образом. При обращении вычислительной машины к устройству в блок 1 поступают сигналы, по которьш вырабатывается последовательность сигналов управлен подаваемых на элементы 2-4. Рассматривается случай, когда, например, первый сигнал управления имеет первы номер в заданной очередности и выдается на элемент 2, второй сигнал управления имеет второй номер и выда ется на элемент 3 и третий - имеет третий номер и выдается на элемент 4 Перед выдачей указанной последовательности сигналов управления блок 1 выдает управляющие сигналы на коммутатор 5. При выдаче первого сигнала управления срабатывает элемент 2 и сигнал с его выхода поступает на сумматор 6, блок 12 и через коммутатор 5 - на элемент 9; сумматор 6 фор мирует код номера фактической очеред ности вывода каждого очередного сигнала управления. При выдаче одного первого сигнала управления соответст вующий код поступает на входы дешифратора 7, который формирует сигнал, свидетельствующий о выдаче первого по очередности сигнала управления. Этот сигнал подается на регистр 8, где фиксируется первый номер очередности, и поступает на элемент 9. При равнозначности сигналов на обоих вхо дах элемента 9 сигнал неисправности на его выходе не формируется. При этом отсутствует соответствующий сиг нал на выходе блока 13, который обес печивает прохождение сигналов только по окончании переходных процессов в устройстве. При отсутствии сигналов неисправностей блок 14 формирует сигнал разрешения, который подается на выходы устройства, разрешая дальнейшее прохождение первого сигнала упргшления. Таким образом, первый сигнал управления поступает с выхода элемента 2 через блок 12 на объект управления. Аналогично происходит выдача второго и третьего сигналов управления. Рассмотрим случай нарушения очередности вывода сигналов управления, например, первым выдается второй сигнал управления. В этом случае первым срабатывает элемент 3 и сигнал с его выхода поступает через коммутатор 5 на элемент 10. Одновременно указанный сигнал подается на сумматор 6. После дешифрации суммы, равной 1, дешифратор 7 выдает сигнал на регистр 8, со входа которого вьадается соответствующий сигнал на элемент 9. Таким образом, на входах элементов 9 и 10 будут неравнозначные сигналы и оба элемента сформируют сигналы неисправностей. Эти сигналы через блок 13 поступают на блок 14, который выдает запрещающий сигнал. Ложный сигнал с элемента 3 задерживается блоком 12, время задержки которого выше, .чем у блока 13. Аналогично работает устройство при других нарушениях очередности вывода сигналов управления. Рассматривается случай нарушения очередности вывода сигнбшов управления, когда, например, одновременно выдаются первый и второй сигналы управления. При этом срабатывают элементы 2 и 3, с выходов которых вьщаются сигналы через коммутатор 5 на элементы 9 и 10. Одновременно эти сигналы суммируются в сумматоре 6, на выходе которого формируется код числа 2- суммы этих сигналов, поступающий на дешифратор 7. Последний выдает сигнал на регистр 8, и соответствующий сигнал поступает на элемент 10, который не формирует сигнгип неисправности. При этом на другом выходе регистра 8 сигнал отсутствует и соответственно отсутствует сигнал на втором входе элемента 9, который формирует сигнал неисправности, подает его через блок 13 в блок 14 и блокирует указанные сигналы управления. Аналогично работает устройство при любом числе и любых комбинациях ошибок одновременно выводимых сигналов управления. Введение в устройство для вывода сигналов управления из ЦВМ описанных преобразований выгодно отличает описываемое устройство от аналогичных известных ранее, так как это повышает достоверность вывода последовательности управляющих сигналов, позволяет