да второго счетчика соединен с дополнительным счетным входом (i+1)-го разрада первого счетчика, вспомогательные счетные входы каждого (1-ь2)-го разряда которого подключены к выходам элементов ИЛИ, одни входы которых соединены с инверсными выходами (+1)-ых разрядов второго счетчика, другие входы соединены с инверсными выходами разрядов с первого по i-ый второго счетчика. На чертеже представлена структурная схема предлагаемого устройства, содержапдая первый 1 и второй 2 счетчики, элемент И-НЕ 3 и элементы ИЛИ 4-8, вход устройства 9. Устройство работает следующим образом. В исходном состоянии все разряды счетчиков 1 и 2 находятся в нулевом состоянии. На выходе элемента ИЛИ 4 - состояьме логического нуля, блокирующее прохождение входных импульсов с входа 9 устройства через элемент И-НЕ 3 на счетный вход второго счетчика 2. После окончаНИЛ первого входного импульса, поступившего на вход 9, первый счетчик,переходт в логическое состояние 1000..., т.е. переключается его первый разряд, что сбо ветствует квадрату числа 1. При этом на прямом выходе этого счетчика появляется логическая 1, которая переключает элемент И.ПИ 4, что обеспечивает прохождегше входных импульсов через элемент И-НЕ 3, который прт этом инвертирует их. Таким образом вторш счетчик 2 управляется импульсами, иннертируемыми относительно поступающих на вход 9, что с еспечивает развязку во времени срабатывания первого счетшка 1 от импульсов,.поступающих со входа 9 и с инверсных выходов второго счетчика 2, т.е. пфеключение счетщ5ков. 1 и 2 происходит во время различных полупериодов, блашдаря чему повьяиается достоверность функщюиирования и лучше используется возможность счетчиков по быстродействию. После прихода второго входного импульса второй счетчик переходит в логическое состояние 1000..., что вызывает переход первого счетчика 1 в логическое состояние 1100.... После окончания второго входного импульса первый счетчик 1 6 4 переходит в логическое состояние 00100..., что соответствует двоичному представлению числа 4, т.е. къщрату числа 2. После прихода третьего импульса второй счетчик 2 переходит в логическое состояние 0100, что обеспечивает переход первого счетчика 1 в состояние 0001..., а после окончания третьего входного импульса в логическое состояние 1001..., что соответствует двоичному представлению числа 9, т.е. числа 3. Далее устройство работает аналогичным способом. Формула изобретения Устройство для возведения в квадрат числоимпульсного кода, содержащее первый и второй счетчики, счетный вход первого разряда первого счетчика соединен со входом устройства, отличающееся тем, что, с целью повьпнения надежности устройства, в него введены элементы ИЛИ и элемент И-НЕ, счетный вход второго счетЧ1 ка соединен с выходом элемента И-НЕ, входы которого соединены с входом устройства и выходом первого элемента ИЛИ, входы которого соединеггы с прямыми выходами первых разрядов первого и второго счетчиков, инверсный выход каждого i-ro разряда второго счетчика соединен с дополнительным счетным входом (i-H)-ro разряда первого счетчика, вспомогательные счетные входы каждого (i+2)-ro разряда которого подключены к вькодам элементов ИЛИ, одни входы которых соединены с инверсными выходами ((-И)-ых разрядов второго счетчика, другие входы coejcpmeiai с инверсными выходами разрядов с первого по i-ый второго счетшка. Источники информации, принятые во внимание при экспертизе: 1.Мелышков А. А., Рыжевский А. Г. и Трифонов Б. Ф. Обработка частотных и времен1Ш1Х импульсных шгиалов, Энергия, M.j 1976. 2.Авторское сзвдетельство СССР N 315295, 23/02,1970.
название | год | авторы | номер документа |
---|---|---|---|
Пороговое устройство (его варианты) | 1984 |
|
SU1352449A1 |
Адаптивный цифровой фазометр | 1984 |
|
SU1401399A1 |
Делитель частоты с переменным коэффициентом деления | 1988 |
|
SU1653153A1 |
Устройство для определения положения числа на числовой оси | 1986 |
|
SU1335978A1 |
Счетчик импульсов в р-кодах Фибоначчи | 1987 |
|
SU1480121A1 |
Счетное резервированное устройство | 1986 |
|
SU1354413A1 |
Многоканальный статистический анализатор | 1980 |
|
SU959092A1 |
Устройство для определения свойств полноты логических функций | 1984 |
|
SU1170446A1 |
Устройство для функционально-параметрического контроля логических элементов | 1983 |
|
SU1157544A1 |
Устройство для суммирования @ -разрядных последовательно поступающих чисел | 1990 |
|
SU1764065A1 |
Авторы
Даты
1979-01-15—Публикация
1977-07-06—Подача