Устройство для функционально-параметрического контроля логических элементов Советский патент 1985 года по МПК G06F11/26 

1 1

Изобретение относится к автоматике и вычислительной технике и может быть использовано для выходного, а также функционально-параметрического контроля интегральных микросхем, в том числе совместно с автоматами контактирования.

Известно устройство для контроля логических блоков, содержащее генератор тестов, блок управления, эталонный блок, контролируемый блок блоки сравнения, блок регистрации сбоев, индикатор ошибок, формирователь пакета импульсов, распределитель потенциалов, мультиплексор, сумматор, регистр сдвига, индикатор исправности эталонного блока и дешифратор l .

Недостатками этого устройства являются его сложность и ограниченною функциональные возможности, обусловленные сложностью пере.настройки устройства с контроля блоков одндго типа на другой.

Наиболее близким к изобретению является устройство для функционально-параметрического контроля логиче ких элементов, содержащее сигнатурный анализатор, первый вход которого подключен к выходу тактового генератора и счетному входу первого счетчика, выход которого соединен с входом дешифратора, с счетным входом второго счетчика и с первым выходом устройства, первый вход устройства соединен с информационными входами мультиплексора, соединенного выходом с вторым входом сигнатурного анализатора, выход второго счетчика соединен с адресны входом мультиплексора и с третьим входом сигнатурного анализатора, выход дешифратора соединен с вторым выходом устройства 2.

Однако низкое быстродействие известного устройства обусловлено тем, что в нем не ограничивается число циклов контроля и, кроме того

следукнций цикл контроля начинается через время, равное длительности цикла, после окончания предьодущего цикла контроля.

Число циклов контроля обуславливается компромиссом между требовани ми обеспечения достаточного быстродействия устройства и требованиями обеспечения высокой надежности контроля. Например, при функциональнопараметрическом контроле логических

75442.

элементов, предн(азмаченньгх для применения в специальной аппаратуре, вероятность попадания -бракованной или нестабильно работающей микросхемы

5 в годные не должна превышать некоторой специфичной для каждого случая величины Р. Для каждой Р может быть получено свое необходимое число циклов N . Результат годен

o достигается при этом при условии

получения годного результата в каждом цикле контроля. Установлено, что в большинстве случаев N 10-20,

В каждом цикле контроля необходи5 МО осуществить полный цикл переключения первого и второго счетчиков и получить ксмтрольную сигнатуру, а также обработать ее (сравнить с эталонной, выдать результат контроля,

jj: подготовить устройство к дальнейшей работе и т.д. ).За время обработки сигнатуры первого и второго счетчиков уходят из своего исходного нулевого состояния и поэтому для поиска

, следующего контроля необходимо ждать их установки в ноль, что .приводит к увеличению затрат времени на контроль и снижению быстродействия устройства.

Цель изобретения - увеличение быстродействия устройства.

Поставленная цель достигается тем, что в устройство для функционально-параметрического контроля логических элементов, содержащее сигнатурный анализатор, первый вход которого подключен к выходу тактового генератора и счетному входу первого счетчика, выход которого соединен с входом дешифратора, со счетным входом

0 второго счетчика и с первым выходом устройства, первые входы устройства соединены с информационными входами мультиплексора, соединенного выходом с вторым )зходом сигнатурного анализатора, выход второго счетчи|1:а соединен с адресным входом мультиплексора и с третьим входом сигнатурного анализатора, выход дешифратора соединен с вторым выходом устройства,

0 введены третий счетчик, фармирователь импульсов и элемент ИЛИ, выход которого подключен к установочным

;; входам первого и второго счетчиков,

первый вход через формирователь 55 импульсов - к первому выходу сигнатурного анализатора и счетному входу третьего счетчика, второй вход элемента ИЛИ соединен с вторьгм входом устройства, с установочнь:м входом третьего счетчика и с четвертым входом сигнатурного анализaTopaj второй выход которого подключен к третьему выходу устройства, выход третьего счетчика соединен с четвер тым выходом устройства, а пятые вхо ды сигнатурного анализатора соединены с третьими входами устройства. Причем сигнатурный анализатор со держит Т-триггер, соединенный Твходом с третьим входом анализатора, установочным входом - с установочным входом 15 -триггера и с четвертым сигнатурного сигнали затора, инверсным выходом - с первым управляющим входом формировател сигнатур, соединенного информационным входом с вторым входом сигнатур ного анализатора, синхровходом с синхровходом регистра сдвига и с первым входом анализатора, вторым управляющим входом с первым выходом регистра сдвига, соединенного управляющим входом с, прямым выходом Т-триггера, вторым выходом - с управляющим входом параллельного регистра, соединенного информационными входами с выходами формировате ля сигнатур, выходами - с первым входами элемента сравнения, соедине ного вторыми входами с пятыми входа сигнатурного анализатора, выходом с D ВХОДОМ Б-триггера, соединенно го выходом с вторым выходом сигнатурного анализатора, С-входом - с третьим выходом регистра сдвига и с первым выходомсигнатурного анали затора. На фиг. 1 представлена структурная схема устройства; на фиг. 2 структурная схема сигнатурного анализатора; на фиг. 3 - временные диа раммы работы устройства. Устройство содержит тактовый ген ратор 1, дешифратор 2, необходимый для формирования тестовых сигналов для несовместимых входов контроли-. руемого логического элемента 3, пер вый счетчик 4, выход 5 тактового генератора 1, мультиплексор 6, второй счетчик 7, сигнатурный анализатор 8, третий счетчик 9,формирователь 10 импульса, элемент ИЛИ 11, третий вход 12,третий выход 13, четвертый выход 14, второй вход 15, выход 16 старшего разряда счетчика 7. Сигнатурный анализатор 8 содержит Т-триггер 17, формирователь 18 сигнатур, регистр 19 сдвига, параллельный регистр 20, элемент 21, Г -триггер 22.. Устройство рабо-.йет следующим образом. На вход 15 устройства поступает сигнал запуска, который устанавливает в исходное состояние сигнатурный анализатор 8 и счетчик 9.циклов, а также, пройдя через элемент ИЛИ 11, устанавливает все разряды счетчиков 4 и 7 в состояние логической 1. . После окончания сигнала яапуска (момент времени о фиг, 3) первый тактовый импульс, поступающий с выхода 5 генератора 1 на счетный вход первого счетчика 4, переводит . все разряды счетчиков 4 и 7 в состояние логического О (,фиг. 3), При этом на управляющий вход сигнатурного анализатора 8 поступает отрицательный перепад напряжения, по которому он переходит в режим формирования сигнатуры, при этом начинается цикл контроля. С приходом следующих тактовых импульсов от генератора 1 осуществляется полный перебор всех необходимых стимулирующих воздействий на входах элемента 3, определяемых состоянием счетчиков 4 и 7 от 00...О до 11... 1.Выходной двоичный вектор логического элемента 3, образованный последовательным совмещением выходных векторов каждого из выходов элемента 3 на тактовую последовательность, через мультиплексор поступает на сигнатурный анализатор 8, где полученная сигнатура сравнивается с эталонной. После перебора всех состояний все разряды счетчиков 4 и 7 находятся в состоянии логической 1 и в момент 2 (фиг. 3 ) переходят в состояние логического О. При этом цикл контроля (окно) заканчивается и сигнатурный анализатор 8 переходит в режим обработки сигнатуры, запрещая прием входного вектора. Далее с приходом тактовых импульсов в моменты времени Ij, -t , -fcj в сигнатурном анализаторе 8 происходит регистрация полученной сигнатуры, подготовка к приему следующей сигнатуры и формирование на выходе сигнатурного анализатора 8 сигнала Брак/ годен, который поступает на выход 13 устройства. Кроме того, я момент времени ty на выходе сигнатурного анализатора 8 формируется сигнал окончания режима обработки сигнатуры который переводит счетчик 9 в следую щее состояние, а, поступая на вход формирователя 10 импульса, вырабатывает на его выходе короткий импульс который, пройдя через элемент ИЛИ 1I устанавливает все разряды счетчиков 4 и7 в.состояние логической 1. Очередной тактовый импульс в момент времени t((фиг. 4 ) перебрасывает все разряды счетчиков 4 и 7 в состояние логического О, при этом анализатор 8 переходит в режим фор.мирования сигнатуры и цикл контроля повторяется. В конце N-ro цикла контроля данного логического элемента (N- число состояний счетчика 22 циклов) на выходе переноса счетчика циклов вырабатывается импульс, который поступает На. выход 14 устройства. С приходо следящего импульса запуска на вход 15 устройства его работа протекает аналогично. Сигнатурный анализатор 8 работает следующим образом. Импульс запуска, поступающий на вход сигнатурного анализатора с входа 13 устройства, устанавливает Т-триггер 17 и D-триггер 22 в состояние логического О, Отрицательный перепад напряжения (из логической 1 в логический О ), поступающий на управляющий вход сигнатурного анализатора 8 со старшего разряда счетчика 7 переводит Т-триггер 17 в состояние логической l (момент времени i,фиг.4) При зтом в анализаторе 8 устанавливается режим формирования сигнатуры С инверсного выхода Т-триггера 17 на вход формирователя 18 сигнатур поступает уровень логического О, разрешая прием входного контролируе мого вектора по информационному входу сигнатурного анализатора 8. G прямого.выхода Т-триггера 17 на управляющий вход регистра 19 сдвига поступает уровень логичейкой 1, который по тактовому импульсу, поступа.ющему; н-а синхровход регистра 1 сдвиг;а5 устанавливает все его разря ды в состояние логической Г . Отрицательньй перепад йапряже ния поступающий на вход сигнатурного анализатора 8 со старшего разряда счетчика 7 в момент времени t 1 46 переводит Т-триггер 17 в состояние логического О. При этом в сигиату ном анализаторе 8 устанавливается режим обработки сигнатуры. На вход формирователя 18 сигнатур поступаем уровень логической 1, с инверсного выход Т-триггер I7, запрещая прием входного вектора. На управляющий вход регистра 19 сдвига с прямого выхода Т-триггера 17.поступает уровень логического О, устанавливая в нем режим сдвига.С приходом очередного тактового импульса (3i фиг. 3) на выходе регистра 19 сдвига формируется сигнал логического О, который своим срезом записывает в параллельный регистр 20 сформированную в форкшрователе 18 сигнатуру. При этом элемент 21 сравнения сравнивает полученную сигнатуру с эталонной, которая поступает на вход сигнатурного анализатора устройства. При несовпадении сравниваемых сигнатур на выходе элемента 2I сравнения формируется уровень логической 1. Следующий тактовый импульс, поступающий в момент времени с регистра 19 сдвига, устанавливает формирователь 18 сигнатур в исходное (нулевое )состояние, подготавливая его тем самым к приему следующего двоичного вектора. Срезом, сигнала, сформированного на третьем выходе регистра 19 сдвига (-tg фиг. 3), в D-триггер 22 записывается информация, полученная на выходе э 1емента 21 сравнения, т.е. результат контроля. Кроме того, сигнал с третьего выхода регистра 19 сдвига поступает на выход анализатора 8 и на выход 13 устройства. Следующий отрицательный перепад, поступающий на управляющий вход сигнатурного анализатора 8, в момент времени снова переводит его в режим формирования сигнатуры и далее сигнатурный анализатор 8 работает аналогично. Таким образом, за счет введения счетчика 9, формирователя 10 и элемента ИЛИ I1 обеспечивается переход к следующему циклу контроля сраэу после окончания обработки сигнатуры в данном цикле, что суп;ественно повышает быстродействие устройства.

Фмг;2

Фиг.З

1. УСТРОЙСТВО ДЛЯ ФУМКЩЮНАЛЬНО-ПАРАМЕТРИЧЕСКОГО КОНТРОЛЯ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ, содержащее сигнатурный анализатор, первый вход которого подключен к выходу тактового генератора и счетному входу первого счетчика, выход которого соединен с входом дешифратора, со счетным входом второго счетчика и с первым выходом устройства, первые входы устройства соединены с информационными входами мультиплексора, соединенного выходом с вторым входом сигнатурного анализатора, выход второго счетчика соединен с адресньт входом.мультиплексора и с третьим входом сигнатурного анализатора, выход дешифратора соединен с вторым выходом устройства, отличающееся тем, что, с целью увеличения быстродейс твия устройства, в него введены третий счетчик, формирователь импульсов и элемент ИЛИ, выход которого подкхйочен к установочным входам первого и второго счетчиков, первый вход через формирователь импульсов - к первому выходу сигнатурного анализатора и счетному входу третьего счетчика, второй вход элемента ИЛИ соед1тен с вторым входом устройства, с установочным входом третьего счетчика и с четвертым входом сигнатурного анализатора, второй выход которого подключен к третьему выходу устройства, выход третьего счетчика соединен с четвертым выходом устройства, а пятые входы сигнатурного анализатора соединены с третьими входами устройства. 2. Устройство по п. i, о т л и чающееся тем, что сигнатурный анализатор содержит Т-триггер, соединенный Т-входом с третьим входом анализатора, установочньш входом с установочным входом Г -триггера i И с четвертым входом сигнатурного (Л анализатора, инверсным выходом С первым управляющим входом формирователя сигнатур, соединенного информационным входом с вторым входом анализатора, синхровходом - с синхровходом регистра сдвига и с первым входом анализатора, вторьп-: управляющим входом - с первьм выходом регистра сдвига, соединенного управляющим СП входом с прямым выходом Т-триггера, вторым выходом - с управляющим вхоСП дом параллельного регистра, соеди4: 4аь ненного информационными входами с выходами формирователя сигнатур, выходами - с первыми входами элемен- . та сравнения, соединенного вторыми входами с пятыми входами сигнатурного анализатора, выходом - с Г входом D-триггера, ссрдикеиного выходом с вторым . выходом анализатора, С-входом - с третьим пыхолом регистра сдвига и с первым выходом сигнатурного анализатора.