Устройство для вычисления коэффициентов ряда фурье Советский патент 1979 года по МПК G06F17/14 

1

Изобретение относится к области дискретно-аналоговой специапизированпйй вычислительной техники и может быть использовано в радиотехнике, электросвязи и измерительной технике для вычисления коэффициента ряда Фур в заданном базисе функций,

Известнб устройство для вычисления коэффициентов Фурье, содержащее устройство выборки мгновенных значений исследуемого сигнала, генератор тактовых импульсов, коммутатор каналов, элементы И, взвешивающие резисторы и сумматоры 1 .

Недостатком известного устройства являются низкая точность и эффективность вычисления коэффициентов Фурье повторяющихся сигналов.

Наиболее близким по технической сущности к предложенному изобретению 5голяется устройство для вычисления -коэффициентов Фурье 2, содержащее масштабный блок, вход которого явпяет ся входом устройства, блок управления первый коммутатор вертикальных канапов, первый коммутатор горизонтальных каналов, первый информационный вход которого соединен с первым выходом первого коммутатора вертикальных каналов, первый вход блока управления соединен с соответствуюц им выходом первого коммутатора горизонта ггьных каналов, последовательно соединенные делитель частоты и первый фо(мирователь тактовых импульсов, последовательно соединенные умножитель частоты и второй формирователь тактовых импупьсов, первый и второй выходы масштабного блока соединены соответственно со входами делителя частоты и умножителя Частоты, блок распределения с подсоединенными к нему сигнальными входами 2п интегрирующих блоков, управляющие входы которых подключены к соответствующим выходам блока управления, выходы всех интегрирующих блоков подключень к группе входов блока элементов И, первая группа выходов которого является первой группой выходов устройства, а вторая группа вьгходов через блок функционального преобразования соединена со второй группой выходов устройства, вход бпока эпементов И соединен с соответствующим выходом бпока управпения. Недостатком известного устройства $гопяется недостаточная точность и эффективность вычиспения коэффициентов Фурье. Цепь изобретения - повышение точности работы устройства. Поставленная цепь достигается тем, что в устройство введены бпок памяти,, второй коммутатор вертикальных каналов, второй коммутатор горизонтальных каналов и элемент И, причем третий выход масштабного бпока соединен со входом блока памяти, первый вход, эпемента И соединен с выходом первого формирователя тактовых импульсов, а второй вход - с соответствующим выходом бпока управп)ения, выход эпемента И соединен со входом первЬго коммутатора вертикапьньтк каналов, группа выходов которого соединена с первой группой входов блока памяти, последний выход первого коммутатора вертикальных каналов соединен с соответствующим входом блока управления, группа выходов первого коммутатора горизонтальных каналов соединена со второй . группой входов блока памяти, выход второго фор,шроватепя тактовых импульсов соединен со йходом второго коммутатора вертикальных каналов, группа выходов которого соединена с третьей группой входов блока памяти, один выход из группы выходов второго коммутатора вертикальных каналов coeд нен со входом второго коммутатора горизонтальных каналов, фугрй выход - :с соответствующим входом блока управления, группа выходов второго коммутатора горизонтальных каналов соеди нена с четвертой группой входов блока памяти, один выход из группы выходов .второго коммутатора горизонтальных каналов соединён с соответствующим входом блока управления, группа выходов блока памяти попклйчена к группе входов блока распределения. На чертеже представлена блок-схема устройства. Устройство для вычисления коэфч; фициентов ряйа Фурье содержит вход 1 Ът источника исследуемого сигналйГ, масштабный блок 2, умножитель 3 астоты в дробное число раз с регулиуемым коэффициентом умножения, формирователи 4, 5 тактовых импульсов, коммутаторы 6, 7 вертикальных каналов,, коммутаторы 8, 9 горизонтальных каналов, блок 10 памяти, состоящий из определенного числа запоминающих ячеек; у которых сигнальные входы соединены с соответствующими сигнальными выходами блока памяти, управляющие входы записи связаны с выходами схем И, которые по одному из своих входов образуют вертикальные каналы записи, а по другому - горизонтальные каналы записи, и управляющие входы считьтвания подсоединены к выходам импульсов управления блока памяти и к выходам схем И, которые по одному из своих входов образуют вертикатаные каналы считывания, а по другому - горизонтальные каналы считывания, блок 11 управления, делитель частоты 12 с регулируемым коэффициентом деления, элемент И 13, блок 14 распределения, параллельные парные интегрирующие блоки IS...; jlSgf и блок 16 элементов И, ocHofeHbie выходы 17 и 18 устройст ва, предназначенные для раздельного оьемй хЬэффициеитов Фурье четных и не. чечгаьтх членов разложения, функциональный преобразователь 19, осуществляюишЙ операцию /Cnj Aj,4Bj,((.2,...H1 в случае тригонометрического базиса, или операции . (пи,2,...,н:), в случае любого щэугого базиса, дополнительные выходы 20 устройства, предназначенные для раздельного съема суммы квадратов коэффициентов ,/..2....,М) ипи квадратов коэффициентов Фурье .2 «2 А,,В„ Устройство работает следующим образом. Исследуемый сигнал с интервалом повторения Т через вход 1 и масштабный блок. 2 поступает на сигнальные входы умножителя 3, в дробное число раз, блока памяти 10 и делителя частоты 12. Из колебаний, получаемых в результате умножения частоты повторения ис ходаого сигнала в заданное число - nm-vi раз в умножителе 3, формируются в блоке 4 тактовые импульсы, которые поступают на информационный вход 5 коммутатора 6, а из колебаний, получаемых в результате деления частоты повторения исходного сигнала в заданное число К раз в делителе частоты 1 формируются в блоке 5 импульсы считывания, которые поступают на информационный вход элемента И 13. Под воздействием импульсов коммутатора 6, коммутатора 8 в запоминакядих ячейках блока. 10 происходит запоминание через каждый интервал nm-vi одного мгновенного значения исходного сигнала. При одновременном приходе с после него выхода коммутатора 6 и определё ного выхода коммутатора 8 импугшсов соответственно на первый и второй управляющие входь блока 11 управления последний вырабатывает стартовый импульс, который открьгеает элемент И 1 и импульсы считьтания поступают на информационный вход коммутатора 7. При воздействии выходных импульсов коммутатора 7, коммутатора 9 происходит считывание с заданной частотой, запомненных в запоминающих 5гчейках блока Ю мгновенных значений исходного сигнала, а,следовательно, и формирование необходимой длительности копии реализации исходного сигнала, выборки которой через блок 14 распределения поступают на соответствующие сигнальные входы И1 тегрируюших блоков 15. 15 Снимаемые одновременно с этим с управляющих .входов считывания запоминающих ячеек блока 1О импульсы упра ления через блок 14 распределения поступают на соответствующие управляющие входы интегрирующих блоков 152ПМ 15,, 152,-..., сультате этого выборки копии сигнала интегрируются и запоминаются, проходя через блоки 15 152-..152. При одновременном приходе с после них выходов коммутатора 7 и коммутатора 9 импульсов соответственно на третий и четвертый управляющие входы блока 8 управления последний выра- батьтает стоповый импульс, который закрывает элемент И 13, и управляющие импульсы, которые поступают на управляющие входы интегрирующих блоков 15, 15 ..., 152„. Записанные и считанные значения коэффициентов Фурье проходят на блок 16 на основные выходы 17 и 18 устройства -и чер 9 блок 19 - на допопнитепьные выходы 20 устрийства. Таким образом, предложенное устройство позволяет существенно повысить разрешающую способность при анализе высокостабильных повторяк. щихся процессов и обеспечить точность и эффективное вычисление коэффициентов Фурье быстротекущих апериодических радиопроцессов при их отображении рядами Фурье в любом заданном базисе функций. Формула и 3 о б р е т е н и я Устройство для вычисления коэффициенов ряда Фурье,содержащее масщтабный блок, вход которого является входом устройства, блок управления, первый коммутатор вертикальных каналов, первый коммутатор горизонтальных каналов, перм 1й информационный вход которого соединен с первым выходом первого коммутатора вертикальных каналов, первый вход блока управления соединен с соответствующим выходом первого коммутатора горизонтальных каналов, последовательно соединенные делитель частоты и первый формирователь тактовых импульсов, последовательно соединенные умножитель частоты и второй формирователь тактовых импульсов, первый и второй выходы масштабного б пока соединены соответственно со входами делителя частоты и умножителя частоты, блок распределения с подсоединенными к нему сигнальными входами 2 п интегрирующих блоков, управляющие входы которых подключены к соответствующим выходам блока управления,выходы всех интегрирующих блоков подключены к группе входов блока элементов И, первая группа выходов которого является первой группой выходов устройства, а вторая группа выходов через блок функционального преобразования соединена со второй группой выходов устройства, вход блока элементов И соединен с соответч:твующим шлходом блока управления, отЛичающеес я тем, что, с целыб повышения точности в него введены блок памяти, второй коммутатор вертикальных каналов, второй коммутатор горизонтальных каналов и элемент И, причем третий выход масштабного блока соединен со входом блока памяти, первый вход элемента И соединен с выходом перво