Фазо-импульсный сумматор Советский патент 1979 года по МПК G06F7/50 

(54) ФАЗО-ИМПУЛЬСНЫЙ СУММАТОР чен к выходной шине фазо-импульсного cyjviMaTopa, выходы переноса сдвигателя и многоразрядного двоичного накапливающего сумматора подключены ко входам третьего элемента ИЛИ, выход которого подключен к шине переноса в старший разряд. Сущность изобретения поясняется чертежом, где изображена функциональная схема фазо-импульсного сумматора. Фазо-импульсный сумматор- содержит мнбгоразрядный двоичный накапливающий сумматор 1, вход младшего разряда которого соединён с шиной сдвига переноса из предыдущего разряда. К информационным входам двоичного сумматора 1 подключен выходами сдвигатель 2, вход сдвига и вход разрещения передачи информации без сдвиТа которого соединены соответственно с единичным и нулевым выходами триггера 3. Единичный вход триггера 3 связан с выходом элемента И 4, а нулевой вход триггера 3 - с шиной нулевой фазо-и.мпульсной константы Ко- Ко входам сдвигателя 2 подсоединен, выходами преобразователь фазоимпульсного кода в двоичный позиционный код 5. К управляющему входу преобразователя 5 подсоединен выходом элемент ИЛИ б, а ко входам преобразователя 5 подвешены цшны фазотимпульсных констант Kj (i О,,.--, -1; п.- основание системь счисления). Первый вход элемента И 4 и первый вход элемента ИЛИ 6 соединены с шиной первого слагаемого, а вторые входы этих элементов - с шиной второго слагаемого. К выходам двоич ного сумматора 1 подключен дешифратор 7, связанный выходами с первыми входами группы элементов И 8, ко вторым входам которых подведены шины соответствующих фазо-импульсньгх констант Выходы элементов И 8 соединены со входами элемента ИДИ 9, выход которого подключен к выходной шине фазо-импульсного сумматора. Кроме того, выходы переноса сдвигателя 2 и двоичного сумматора 1 связаны с входами, элемента ИЛИ 10, выход которого подключен к шине сигнала переноса в старший разряд. Фазо-импульсный сумматор работает следующим образом. Пусть суммируемые числа Xi и Ха, посту пающие по шинам слагаемых, имеют неоди наковь1елисленные значения. В этом случае фазо-импульсный сигнал, отображающий меньшее число, поступит на управляющий ВХОД Преобразователя 5 первым и преобразуется в двоичный позиционный код. Так как вначале работы нулевая фазо-импульсная константа Ко установит на нулевом выходе триггера 3 единичный сигнал, то двоичный позиционный КОД первого слагаемого через сдвигатель 2 поступит на многоразрядный двоичный накапливающий сумматор 1 без из.менения. Аналогичным образом на двоичный cyivfeiaTop Г поступает в том же опорНОМ периоде фазо-импульсный сигнал второго слагаемого. В результате этого на выходах накапливающего двоичного сумматора 1 образуется результат суммь двух чисел с учетом единицы переноса смладшего разряда. Если значение этой суммы превышает величину основания системы счисления, то на выходе цепи переноса двоичного сумматора 1 появляется единичный сигнал, который через элемент ИЛИ 10 поступает на шину сигнала переноса в старший разряд. При этом число состояний двоичного накапливающего сумматора 1 выбирается равным значению основания принятой системы счисления. Состояние многоразрядного двоичного накапливающего сумматора 1 дещифрируется дещифратором 7, сигнал с одного из выходов которого поступает на первый вход соответствующего элемента И 8. Считывание результата суммирования происходит в следующем (втором) опорном периоде посредством фазо-импульсных констант, каждая из которых соответствует своему выходу дешифратора 7 и поступает на второй вход соответствующего элемента И 8. На выходе того элемента 8, на входах которого присутствует сигнал с дешифратора 7 и соответствующая фазо-импульсная константа, -появляется единичный сигнал, который через элемент ИЛИ 9 поступает на выходную щину фазо-импульсного сумматора. При этом фазовый сдвиг этого сигнала по отношению к опорной последовательности соответствует двоичному позиционному коду суммы, сформировавшемуся на выходах двоичного сумматора 1. Пусть теперь числа Xt и Хг, поступающие по входным щинам, имеют одинаковые численные значения. Так как при фазо-импульсном принципе представления информации сигналы, отображающие одинаковые числа, совпадают во времени, то на управляющий вход преобразователя 5 поступит один сигнал и на выходе этого преобразователя появится двоичный позиционный код, соответствующий только одному из фазоимпульсных сигналов. Одновременно с этим откроется элемент И 4 и триггер 3 установится в единичное состояние. В этом случае двоичный позиционный код сдвигается сдвигателем 2 на один разряд в сторону старщих разрядов. Таким образом на выходе сдвигателя 2 появится двоичный позиционный код, соответствующий удвоенномузначению одного из суммируемых чисел, который поступит на двоичный сумматор 1, где сформируется окончательный результат суммы с учетом единицы переноса с младшего разряда. Если значение суммы двух чисел превышает величину основания системы счисления, то на выходе цепи переноса сдвигателя 2 появится единичный сигнал, который через элемент ИЛИ 10 поступит на шину сигнала переноса в старший разряд. В дальнейшем формирование сигналов суммы на выходе фазо-импульсного сумматора аналогично описанному в предыдушем примере. Из описания работы фазо-импульсного сумматора следует, что общее время суммирования двух чисел с учетом единицы переноса с младшего разряда и считывания результата такого суммирования равно двум опорным периодам. В известном сумматоре такая же операция требует трех опорных периодов. Так как период тактовых импульсов для известного сумматора должен быть не менее 3т, а для данного сумматора т (г -минимальное время, через которое возможна передача импульсов на вход сумйатора), то время суммирования двух чисел в известном сумматоре будет равно Зг Зп Эпг, а время такого же суммирования в Данном сумматоре т 2п 2пг, где п :- количество тактовых импульсов в опорном периоде. Отсюда следует, что предлагаемый сумматор в 4,5 раза будет более быстродействующим, чем известйый сумматор. Формула изобретения Фазо-импульсный сумматор, содержащий триггер и элементы И и ИЛИ, а также шины слагаемых, шину переноса из младшего разряда, шину переноса в старший разряд, шины фазо-импульсных констант, выходную шину, отличающийся тем, что, с целью повышения быстродействия, сумматор содержит преобразователь фазо-импульсного кОг да в двоичный позиционный код, сдвигатель, многоразрядный двоичнь1Й накапливающий сумматор, дешифратор, причем вхоДы преобразователя фазо-импульсного кода в дво651343ичный позиционный код соединены с шинами фазо-импульсных конСтант, а управляющий вход - с вЫхбДом первого элемента ИЛИ, входы которого соединейы с Ц1инами слагаемых и входами элемента И, выход которого подключен к единичному входу триггера, нулевой вход которого подключен к шине нулевой фазо-импульсной константы, а единичный и нулевой выходы - соответственно к -входам сдвига If разреЖеййяМредачи информации без сдвига сдвигателя, входы которого соединённее выходами преобразователя фазо-импульсного кода в двоичный позиционный код, а выходы -- со входами мноторазрйдногб двоичного 1Н1акаПЛивающег6 сумматора, ко входу переноса младшего разряда которого подключена шина Переноса из- младшего рязряда, а выходы подключенй кО входай дёП1ифратора, выходы которого соединень с первыми входами группы элементов И, вторые входы которых подключены к соответствующим шинам фазо-импульсных констант, а выхбды - ко входам второгоэлёмёнта ИЛИ, выход которого подключен к выходной шине фазо-импульсного сумматора, выходы переноса сдвигателя и многорязрядного двоичного накапливающего сумматора подключены ко входам третьего элемента ИЛИ, выход которого подключен к щине переноса в старший разряд. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 486319, кл. G 06 F 7/385, 1973. 2.Авторское свидетельство СССР № 370606, кл. G 06 F 7/385, 1970. 3.Ситников Л. С. Многоустойчивые элементы в цифровой измерительной технике. Киев, «Наукова думка, 1970, с. 59-62, рис. 58-59.