Устройство согласования Советский патент 1979 года по МПК H03K23/02 

(54) УСТРОЙСТВО СОГЛАСОВАНИЯ

Изобретение относится к области вычислительной техники и может быть использовано в устройствах дистанционного управления в качестве уплотнителя каналов i синхронизирующего устройства. Известно устройство согласования логических систем, имеющих нредставление информации в параллельных и последовательных кодах, содержащее распределитель с тактовым входом, управляющим выходом, соединенным с входом элементе памяти, установочным входом, связанным с выходом второго элемента памяти, приемный и передающий регистры, нересчетную схему, элементы сборки и совпадения 1. Это устройство не обеспечивает обмена информации между логическими системами, имеющими представление информации в параллельном и последовательном кодах. Цель изобретения - расщирение функциональных возможностей. Цель достигается тем, что в устройство согласования логических систем, имеющих представление информации в параллельных и последовательных кодах, содержащее распределитель с тактовым и установочным входами и управляющим выходом, элементы памяти, приемный и передающий регистры, пересчетную схему, элементы сборки и совпадения, введены nepBiira. BTopoii и третий элементы совпадения. Первые входы этих элементов соединены с тактовой щи ной. а выходы подк.1ючены к тактовому входу распределителя и к первому входу четвертого элемента совпадения, второй 1.ход которого подключен к упраБляюи1ему выходу распреде,;1ителя, а выход - к первым входам первого и второго элементов памяти и к счетному входу пересчетной схемы. Один из выходов первого элемента намяти соединен с третьим входом первого элеме та совпадения, а другой выход с управляющим входом приемного регистра, с третьими входами второго и третьего элементов совпадения и через первый элемент сборки с установочным входом передающего регистра и со вторым входом второго элемента памяти. Один из выходов второго элемента памяти юдключен к щине первого управляющего выхода устройства и через второй элемент сборки - к установочному входу распределителя. Другой выход второго

элемента памяти подключен к четвертому входу первого элемента еовпадения, и к первы ; входам пятого и шестого элементов совпадения. пересчетиой схел-и 1 с первым входом седьмо|-о элемента совпадения. Шина iiepsoro опросного входа устройства подключена ко вторым входам первого, второго п третьего элементов совпадения, к первым входам вось.мого, девятого и десятого элементов совпадения п через второй элемент сборки - к устаповочиому входу распределителя. Второй вход .TCiiHToro элемента совпадения подключен i: HMiie у ;равляю.иего маркерного входа, а :Ч1)ход подключен к третьему входу второ ( элемента па 11яти и к стробирующему входу передаюикго регпстра. Шины ипформацнопнь Х ВХОДО15 подкдюКНы к четверiiiiM входам второго к т зетьего элемегггов совпадения, тина первого установочного маркермогс Bxo.;ia нодк.чючена ко второму 11ход первого э,1емента памяти, к установочному входу приемного регистра, к входу перссчетной схемы it через третий элемепГ сборк:.-; -- к сбр.)с;у распределителя. Шппа второго установочного маркерного входа подключена ко BTOpo iy входу восьмого элеMefiTa совпадения, которого через первый элемент сборки подключен к входу второго элсЛЮьгга памяти, а через третий элемент сборки к сбросу распределителя.

Выход передающего регистра через пятый эле.эдент оовпаде11ия соединен с информаUHOKi-ibiM (5КХОДОМ, а выходы распределителя соединены с тактовыми входами передаю цего и приемного регистров.

На чертеже изображена структурная схема п)ел.лагае.мого устройства сог..пасог;..

Устройство соглаговання, содержит распределитель I с тактовым входом 2. установочными входами 3 н 4, сбросовым входом 5, у1 разляюш.им зыходо.м 6, выходами 7; гфиемпый регистр 8 с ин(|1ормаиионным входом 9, тактовыми входами 10, опросным входом 11, установочным вхо.аом 12, управляющир/ входом 13; перел.ающкй р(Мистр14 со стробирукзшим входом 15, тактовыми входами 16, информацпонными входами 17, установочным входом 18, выходами 19; элементы 20 сборки; элементы 21, 22 памяти; нересчетную схему 23, входные элементы 24-26 совпадения; в.ыходной элемент 27 совпадения; элементы сборки 28; выходные элементы 29- -31 совг1а.деиия; четвертый элеMCiiT 32 совпадения, предназначенный для регистрации окончания цикла обмена информацией; элемент 33 совпадения, предназначенный для синхронизации работы устройства с установочными маркерными импульсами, 11остуцаю ДИЛ1и от систе.ады с параллельным представлением информации; элемент 34 совпадения, предказначенный для Синхронизации работы устройства с управ.ляющими маркерны.ми импульсами, поступающими из viio.MHHVToii системы; тактовый

вход 35; информационные входы 36, 37, установочный маркерный вход 38, опросный вход 39 и управляющий маркерный вход 40, установочный маркерный вход 41, управляющий маркерный вход 42, опросные входрз 43, . 44, информационные входы 45 из системы с параллельным представлением информации; управляюи1ий 46 и информационный 47 выходы в систему с последовательным представлением информации; управляющие 48-

S 50 и информационные 51 выходы в систему с параллельны.м представлением информации.

Исходное состояние устройства устанавливается маркерным сигналом на маркерном входе 38, который предшествует последовате; ьной кодограмме. Одновре.менно второй маркерный сигнал, поступающий с унрав.пяющего маркерного входа 40 ует)ойства па устаповоч1 Ь Й вхол. 3 рас предел - теля 1, подготавливает управляющей выход 6

0 раснределителя I к выдаче сигнала после приема п-разрядной кодограмм;,, из системы с последовательным представлением информац и.

Импульсы последовательно кодограмМ., поступающие ia информационные входь 56, 37 (для системы с aкти8пьi. представлением как «единичной, так и «нулевой ннформацни), совпадают па входных элементах 25, 26 сов1 адеп11Я с си1- хроннь ми или тактовыми импульсами с тактового входа 35 и поступают н:а тактовый вход 2 распредел.нтеля 1. На других входах элементов 25, 26 совпадения присутствуют разрец;ающие отен11.иа.;1ы, гиоступающие с опрос 1О 0 входа 39 и с элемента 21 памяти. Им1 ульсь с информационного входа 37

5 через входной элемент 26 совпадеп.ия ностуi aiOT на информационный вход 9 приемно 0 ре пстра 8. Эти имну.льсы изменяют состоя}(ие элементов памяти тех разрядов приемного регистра, ia которые в этот времени поступает импульс с соответствующ.его выхода 7 распределителя.

Импульсы, поступающие через ипформац онный вход 36, не подаются на пр1-;емный регистр 8 и ие меняют состояния соответствующего разряда прие.много регистра.

Цикл приема кодограммы из системы с последовательным пре.аставлением И1 формации закапчивается с 1риходо.м н(JCлeдиeго, п-го импульса кодограммы, который появляется на управляюндем в яходе 6 рас |ределителя 1 в виде отенциала. Э.лемепт 32

0 совг1адеП - я срабатывает, когда на eio входах упомянутый потенциал совггадает с паузой между п-м и (п- -1}-м импульсами на та.ктовом входе 2 распределителя 1. Сигнал на выходе элемента 32 совнадения меняет, состояние элемента 2 памяти и пересчетS ной схемы 23. Сигнал с одного из выходов э;гемента 21 памяти запрещает прохождеьие импульсов через вход:-и е элеме -ггы 25,

26 совпаден.ия, С другого выхода элемента 21

памяти поступает разреа ак)1Ц1Ж потенциал иа соответствую иий вход входного элемента 24 со1зпаде 1ия. Потенция; с выхояа iiepeoMeT нон схемы 23 iiocryiiacT на один из входов выходного элемеша 29 .еиин.

Из системы V параллельным гфедстав.лением ишрормации на ог1роснь Й вход 43 устройства постоянно Г1остуг ают опросные импульсы. Когда на входе выходного элемента 29 совпадения образуется потеимнал, свидетельствуюши о завершении цикла приема, то после прихода очередного опросного импульса на управляющем 5ыходе48 устройства появляе1ся и 11 1удьс, разрешающий обращение к приемному регистру 8 со. стороны системы с параллельным представлением информации через опросный вход 44При соннадении потенциала с элементов памяти приемного регистра 8 к oiipociioro импульса с оп.росного входа 44 на иифорл аа,ионные выходы 51 с приемн(;го реги:;тра 8 поступает параллельная чодограм а, соответствующая принятой из системы с последовательным представленнел: информацин. Таким образом, устройство осуплестзляет синхронизацию при передаче информации из системы с последовательным представлением информации в систему е параллельным ее ги)едстазлением.

Передача информации в обратном направлении происходит следующим образом.

Импульс, поступаюп ип го установочному марке)Ному входу 4. приходит на sxozi. :)Лемента 33 совпадения в отсутствие запрещающего Г отеп1ша.да на огфосном входе 39 и проходит элемент 33 совпадения и элементы 20 сборки на сброс нередаюп,его регистра 4 и на сброс распределителя I. Второй маркерный поступает на угфавляющий маркерный вход 42 устройства ц через э.лёмент 34 совпадения. на другом из входов которого отсутствует з-алрещающий ноте.нцнал с опросного входа 39, меняет состояние элемента 22 памяти. Одковременио этот импульс поступает на стробирующий вход 5 передающего регистра 14 и, совпадая с инфор.чашюннымн импульсами параллельной кодограммы изменяет состояние соответствующих э.пементов памяти разрядов передаюгцего регистра 14.

Элемент 22 памяти устанавливает на входах входного элемента 24 совпадения, вь ходп1 1х 5леме тов. 2 31 совпадения разрегнающие потенциалы, через устан.овочный вход 4 подготавл 1вает распределитель к выдаче m тактовых импульсов и оД овремемно подает через управляюш.ий выход 46 устройства сигтшл в систему с последовательным представлен1 е« информации о наличии 8 устройстве кодограммы для передачи.

Импульсы с выходного элемента 31 созГ1адения, постуг1аюц1ие при наличии им6

пульсе: ;я опросном ;ходо 43 чеоез у:ч)ааляюищй выход 50 устройс- ва в систему с :1арал,::ельиым пpeл.cтaвлe пie инфс рмаиин, запрещают выдачу в устройство -лз чтой системы :ювой кодограммы. В ответ на сигнал nci упоав;1яюплему выходу 46 нз системы с г оследователь ым иредст;;г ле;:иол1 пмформаиин по onpocHONiy кходч 39 поступает онпосный спгка.;. который cHiNiaef пос.юднмй запрещающий гютенциал со вход.а злеподтвепждает через

мента совпадения

злеме - т 28 сборки потенциал по установочному входу 4 распределителя 1, запрещает р.чботу элементов 33, 34 совпадения и подаст разрешаюи ий потенциал на вход выход ;ого э:;емента 30 соЕпа.аения. Как пмпульсы но управляющему выходу 50 устройства, так и HNUiy.JsbCbs по амалогичио :у

выходу , iiOCivnaiOUUlO с выходных Э.

с |изсле;ОБательпь м представ.ле1;ием ин((:ормацпи. Запрепхение работы элеме 1тов 33 и 34 совцад, ;1еобходпмо д,1я повьилкчПй помехоустойчивосгн усгройства.

(.Следующие К)сле момента снятия ззгп:)ещения со входного э.чемекта 24 совпгщснпя импульсы поступают через этот элемозт на тактовый вход 2 распределг теля 1, которь Й через выходы 7 выдает .тьсы на тактовые входы 16 передаюилего регистра 14.

Эти тактовые импульсы, совпадая с п(;тенциаламц элементов памяти этого регистра }ia его выходных элементах сор г:аденпя поступают с его выхода 19 вход выходного элемента 27 совпадения ii да. через

5 информационный вь1ход 47 устройства к систему с последовательным пре.дставлепием ииформацгп;. Ка втором входе выходного элемента 27 совпадения отсутствует запрещающий потенциал с э,темента 22 памяти, наличие которого необходимо для режима передачи кодограммь нз последовательной спстемы 3 параллельную, так как с для передающего 14 и приемного 8 регистров выходов 7 распределителя 1 в этом режиме поступаю импульсы, которые njiii отсутствии запрета ка входхе выходаого э,1смепта 27 сов11адепия сформируют неса} кционироаанную кодограмму в систему с последовательным представлением информации. Л1 алог -:чио реж1П1У передачи информацт

0 из последовательной системы в парал.;е,; ьную после гюстугыеуи-Ъ: на тактовьп зход 2 распр1:де, ителя 1 1Л-то пмпульса срабатывает элемент 32 совпадения, сигнал на выходе которого подтверждает состояние элемента 2 памяти, меняет состояние перес54eTiiofi схемы 23 и элемента 22 памят;{. Потспцпалы с выходов элемента 22 памяти запрещают поступлепие через входной элел1ент 24 соБ аде1и;и тактовых ИМПУЛЬСОВ на распределитель 1 и снимают с управляющего выхода 46 сигнал о наличии в устройстве информации. В ответ на снятие сигнала система с последовательным представлением информации снимает сигнал с опросного входа 39. Изменение состояния элемента 22 памяти и снятие сигнала с опросного входа 39 запрещает работу выходных элементов 30 и 31 совпадения и разрещает работу элементов 33 и 34 совпадения. Далее устройство может работать как в режиме дальнеищеи передачи кодограммы в систему с последовательным представленьем информации, так и в .режиме приема кодограммы в систему с последовательным представлением информации, так и в режиме приема кодограммы из этой системы. Таким образом, устройство осуществля ет также синхронизацию передачи кодограммы из системы с параллельным представлением информации в систему с последовательным представлением ее. Совместное функционирование двух систем с различными рабочи.ми частотами достигается подачей управляющих сигналов в эти системы. Кроме того, подачей с опросного входа 39 устройства на входные элементы 25, 26 совпадения запрещающего сигнала и подачей с выхода элемента 21 памяти на управляющий вход 13 приемного регистра 8 потенциала, который запрещает обращение к приемному регистру 8 через опросный вход 44 устройства до момента полного приема кодограммы из системы с последовательным представлением информации, обеспечивается высокая помехоустойчивость устройства. Формула изобретения Устройство согласования логических систем, имеющих представление информации в параллельных и последовательных кодах, содержащее распределитель с тактовым входом, управляющим ВЬЕХОДОМ, соединенным с входом элемента памяти, установочным входом связанным с выходом второго элемента памяти, приемный и передающий регистры, пересчетную схему, элементы сборИ совпадения, отличающееся тем, что, с целью расширения функциональных возможностей, в него введены первый, второй и третий элементы совпадения, первые входы которых соединены с тактовой щиной, а выходы подключены к тактовому входу распределителя и к первому входу четвертого элемента совпадения, второй вход которого подключен к управляющему выходу распределителя, а выход - к первым входам первого и второго элементов памяти и к счетному входу пересчетной схемы, один из выходов первого элемента памяти соединен с третьи.м входом первого элемента совпадения, а другой выход соединен с управляющим входом приемного регистра, с третьими входами второго и третьего элементов совпадения и через первый элемент сборки с установочным входом передающего регистра и со вторым входом второго элемента памяти, один из выходов которого подключен к шине первого управляющего выхода устройства и через второй эле.мент сборки - к установочному входу распределителя, а другой выход второго элемента памяти подключен к четвертому входу первого элемента совпадения и к первым входам пятого и щестого элементов совпадения, выход пересчетной схемы соединен с первым входом седьмого элемента совпадения, П1ина первого опросного входа устройства подключена ко вторым входам первого, второго и третьего элементов совпадения, к первым входам восьмого, девятого и десятого элементов совпадения и чеpg3 второй элемент сборки к установочному входу распределителя; второй вход девятого элемента совпадения подключен к щине управляющего маркерного входа, а выход подключен к третьему входу второго элемента памяти и к стробирующему входу передаюплего регистра; щины информационных входов подключены к четвертым входам второго и третьего элементов совпадения; щина первого установочного маркерного входа подключена ко второму входу первого элемента памяти, к установочному входу приемного регистра, к входу пересчетной схемы и через, третий элемент сборки к сбросу распределителя; шина второго установочного маркерного входа подключена ко второ.му входу вось.мого элемента совпадения, выход которого через первый элемент сборки подключен к входу второго элемента памяти, а через третий элемент сборки к сбросу распределителя, выход передающего регистра через пятый элемент совпадени я соединен с информационным выходо.м, а выходы распределителя соединены с тактовыми входами передающего и приемного регистров. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР № 337948, Н 03 К 23/02, 23.11.70.

«3