Адаптивное измерительное информационное устройство Советский патент 1979 года по МПК G08C15/06 

ляется буферный запоминаюиий блок вместе с блоками адресного и разрядного формирования. В тяжелых л у ат ац но н ных у ел 6 ви я х: п ёрё гру з кй, удары, вибрации, перепады температуры, возможны невосстановимые отказы в функционировании отдельных эапоминатошйх элементов иАи групп элементов. Это снижает надежность работы устройства, между тем, как наличие неравномерного потока существенных данных,режима повторной, корректирующей записи и необходимость Шёредачи слов временной привязки и маркерной синхронизации делают практически невозможным введение тестового контроля буферного запоминающег блока.

Целью изобретения является устранение указанных недостатков, -т.е. повышение надежности.

Поста1вленная цель достигается тем что оно содержит элемент НЕ и элементы по числу разрядов буферного запоминающего блока, при этом к первым входам каждого элемента И-ИЛИ и вход элемента НЕ подключена входная шина управления устройства, а выход элемента НЕ соединен со вторым входом каждого элемента И-ИЛИ, к третьим входам которых подключены информа даонньгевыхода арифметического блока выходы счетчика адреса записи соединены с четвертыми входами элементов И-ЙЛИ, клходы которых подключены к разрядньиу в,содам буферного запомиHaipiijerp блока.

Ято увеличивает надежность предлагаемого устройства.

На чертеже представлено адаптивное измерительное информационное устройство.

Устройство содержит арифметически блок 1 с сигналъпъ1м выходом 2, формирователь 3 импульса с первым выходом 4, управляющий вход 5 арифметического блока 1, первый элемент И 6, счетчик 7 адреса записи, элемент 8 задержки, элемент ИЛИ 9, вход 10 сигналов записи буферного запоминаганего блока 11, который ййеет адресные входа 12 записи и разрядные входы 13, элемент НЕ 14, элемент И-ИЛИ 15, второй выход 16 формирователя 3, второй элемент И 17.

Работа адаптивного измерительного информационного устройства йрбисягоди следующим,образом.

На арифметический блок 1 поступаю коды иэмерительннх параметров и временная информация. В арифметическом блоке производится отбор существен, нь1х дан ных. При Йоявлёнй й на сигнальном выходе 2 арифметического блока 1 появляется сигнал, который производит запуск формирователя 3 (в многотактных системах формирователь может быть выполнен в виде триггера, сбрасываемого на определенном такте). После запуска на

первом выходе 4 формирователя 3 вырабатывается разрешающий сигнал, который .попадая на.управляющий вход 5-арифметического блока 1, производит его начальную установку. Кроме того, сигнал с выхода 4 открывает первый элемент И 6 для прохождения через него входного импульса, подаваемого на шину Строб записи-. Импульс с выхода элемента .6 добавляет единицу к счетчику 7 адреса записи и, пройдя элемент 8 задержки на время срабатывания счетчика 7 и элемент ИЛИ 9, попадает на вход 10 сигналов записи буферного запоминающего блока 11 (функцию элемента задержки в многотактных системах могут выполнять сдвинутые во времени сигналы распределителя импульсов). Поскольку выходные потенциалы счетчика 7 адреса записи подаются на адресные входы записи 12 буферного запоминающего блока 11,то при выдаче арифметическим блоком 1 импульса на выходе 2, в следующ - по номеру ячейку буферного запоминающе- . го. блока 11 осуществляется записькода, приложенного к его разрядным входам 13. Если на шине управления присутствует низкий сигнал, то элемент НЕ 14 выдает разрешающий потенциал логической единицы.

При этом через элементы И-ИЛИ15 на разрядные входы 13 буферного запоминающего блока 11 подается код существенных данных. Поскольку существенные данные, считанные с буферного запоминающего блока 11 должны быть привязаны во времени и синхронизированы, арифметический блок выдает сигналы с выхода 2 не только для записи существенных данных, но и для записи сигналов временной привязки, а также, после каждых 2 записей (к - целое, положительное), импульс записи маркерной синхронизации. При этом, если считывание производится с периодом Т, тр частота маркерной синхронизации

1

.5 соета;бляе величину

FT

Синхронизация возможна в том лишь случае, если количество ячеек в буферном запоминающем блоке 11 З р количество разрядов счетчика 7 адреса затеи) удовлетворяет условию 2 2 , чему равноценно .

В буферном запоминающем блоке ОсуШестЕШяется повторная запись в ту же ячейку е5лока 11, что необходимо 5 при скорости считывания, значительно превышающей скорость записи и обеспечивающей многократное считывание всего объема памяти. Режим повторной, корректирующей записи имеет место в 0 том случае, если перед подачей строба записи арифметический блок 1 не выдаёт импульса на выходе 2. В этом случае раэрёшающий сигнал остается на втором выходе 16 формирователя 3 5 и импульс Строб записи пройдет через второй элемент И 1 и элемент

ИЛИ 9 на вход 10 сигналов записи буферного запоминающего блока 11. Поскольку содержимое счетчика 7 адреса записи остается в этом случае неизменным, корректируюыа;я запись; производится в ту же Ячейку блока 11

Для обеспечения оперативного контроля буферного запоминающего блока 11, выявления его ячеек, вышедших из строя в процессе работы устройства, по внешней команде низкий потенциал на шине управления заменяется выс;оки В этом случае на разрядные входы 13 буферного запоминагадего блока 11 подаются сигналы с К младжх разрядов счетчика адреса записи 7 (сигнал с каждого разряда заводится на или несколько разрядных элементов И-ИЛИ 15) , При этом в одной из 2 идущих подряд ячеек располагается слово маркерной синхронизации, а в дшугой - слова временной привязки; Поэтому контрольная информация считывается синхронизированной и привязаииой по времени . Считанные данные имеют постоянный период, несмотря на неравномерную запись на буферный запоминающий блок 11 и повторные, корректирующие записи, поскольку , записывается содержимое разрядов счетчика 7.адреса записи. Поэтому на приемной стороне можно легко осуществить оперативный контроль. По искажёнию переданной периодической и«формацйи устанавливаются неисправный ячейки в буферном запоминающем блоке

Использование адаптивного измерительного информационного устройства .позволяет повыситьнадежность его путём введения оперативного контроля

изобретения

Адаптивное измерительное информа ционное устройство, содержащее арифметический блок, информационный вход которого является информационным входом устройства, а сигнальный выход

подключен к входу формирователя импульса, первый выход которого соединен с управлякнаим входом арифметического блока и первым входом первого элементаИ, выход которого подключен к входу элемента задержки и входу счетчика адреса записи, а второй вход соединен с первым входом второго элемента И и является входом строба записи устройства,, второй выход формирователя импульса подключен ко второму входу второго элемента И, выход которого подключен к первому входу элеме ята ИЛИ, второй вход которого соединен с выходом элемента задержки, а выход подключён к входу сигналов записи буферного запоминающего блока, выход которого является выходом устройства, а адресные входы буферного запоминаккдего блока подключены к выходам счетчика адреса записи, о т л ичающееся тем, что, с целью повьаиения надежности, оно содержит элмент НЕ и элементы И-ИЛИ по числу разрядов буферного запсйяньгиошего блока, при этсий к первым входам каждого элемента И-ИЛИ и входу Элемента ЯЕ подключена выходная шина управления устройства, а выход элемента НЕ соединен со вторьич каждого элемента И-ИЛИ, к третьим входам которых подключе{ял информационные выходы арифметического блока, выходы счетчика адреса записи соеяинеин с четвертыми входами элементов И-ИЛИ, выходы которых подключены к разрядным входамбуферного запоминающего блока.

Источники информация, принятые во внимание при экспертизе

1. Воздушво-кбскическая телеметрия {сборник материалов), перевод с английского под редакцией К.И.Трофимова, «., Воениздат, 1968, с. 199-207

2. Заявка 2183015/24, кл. G 08 С 15/06, 1975, по которой получено положительное решение о выдаче авторского свидетельства.