Устройство для анализа вызванных потенциалов головного мозга Советский патент 1993 года по МПК A61B5/04 

Изобретение относится к медицинской технике, а именно к приборам для регистрации и анализа вызванных потенциалов (ВП) мозга и может быть использовано в неврологии, нейрохирургии, отоларингологии и травматологии для обследования функционального состояния структур мозга при воз- буждении .- звуковой, световой или сенсорной стимуляции различных сенсорных путей, .- . .

.Целью изобретения является сокращение времени обследования при обеспечении необходимой степени достоверности

выделенных ВП мозга.

Поставленная цель достигается тем, что благодаря снабжению устройства вторым

.блоком накопления информации, содержащим согласно изобретению, как и первый блок накопления, накопитель, оперативное запоминающее устройство (ОЗУ), синхронизатор и буферный регистр (БР), при соответствующих связях между элементами и блоками устройства и соответствующей программе обработки информации, в устройстве реализуется параллельное самостоятельное накопление четных и нечетных не оптимизированных выборок и корреляция между собой, организующихся при этом в параллельных каналах, результирующих кривых до момента, пока коэффициент корреляции не достигнет заданной величины, . В основу такой организации работы устройства положено то, что ВП мозга представляют собой детерминированный процесс, а маскирующий их фоновый шум ЭЭГ-случайный процесс. Устройство работает циклично. Каждый цикл работы закан- чивается считыванием информации, накопленной в блоках управления в очередном цикле, по завершении которого вычис- лительный блок вырабатывает управляющие сигналы, обеспечивающие запуск следующего цикла накопления. Одновременно, с текущим циклом накопления информации вычислительный блок по программе осуществляет расчет коэффициента корреляции по информации, накопленной в предыдущем цикле накопления. При этом, в. каждом блоке накопления самостоятельно формируются формы кривых ВП мозга. В начальные моменты эти формы имеют слу- .чайный характер, т.к. ВП мозга на порядок меньше амплитуды сопровождающего шума. По мере накопления выборок ЭЭГ, результирующая форма приобретает детерминированный характер, и кривые в обоих блоках накопления начинают совпадать по форме, что сопровождается ростом коэффициента кросс-корреляции между накапливаемыми кривыми. При достижении коэффициентом кросс-корреляции заданного значения (например, 0,9) автоматически осуществляется останов процесса накопления, т.к. при этом форма кривой заведомо является достоверной.

Поскольку амплитуда ВП от пациента к пациенту может меняться в два-три раза, время обследования с помощью заявляемого устройства для каждого пациента обеспечивается индивидуально за счет описанного выше алгоритма функционирования устройства, которое работает в режиме оптимизации времени процесса накопления. Это обуславливает достижение цели изобретения - сокращение времени обследования при достаточности выделенных ВП мозга..

Изложенная сущность изобретения поясняется описанием примера реализации устройства и чертежами, на которых представлены:

На фиг. 1 изображена блок-схема устройства для анализа вызванных потенциалов мозга; на фиг, 2 - принципиальные схемы ОЗУ, БР и синхронизатора блоков

накопления информации; на фиг. 3 - функциональная схема блока управления; на фиг. 4 - принципиальная схема блока управления; на фиг, 5 - принципиальная схема первого коммутатора; на фиг. 6 - блок-схема

алгоритма работы вычислительного блока; на фиг. 7 - временная диаграмма управляющих сигналов,

Устройство для анализа вызванных потенциалов головного мозга содержит (см. фиг. 1) последовательно соединенные усилитель биопотенциалов (УБП) 1, аналого- цифровой преобразователь (АЦП) 2, запуск которого осуществляется по сигналу с блока

управления 3 (БУ), два подключенных параллельно к информационному выходу АЦП 2 блока накопления 4 и 5, управляемых сигналами с БУ 3 и с первого коммутатора 6. Информационные выходы блоков накоплеиия 4 и 5 и их адресные входы через второй коммутатор 7 подключены к соответствующим входам, выходам вычислительного блока 8, группа стробиругащих выходов которого соединена с входами второго коммутатора 7, группа управляющих выходов - с первым входом первого коммутатора 6, а выход сброс осуществляет сброс информации в обоих блоках накопления 4 и 5, а также связан с соответствующими входами

первого коммутатора б, БУ 3, и генератора

звуковых стимулов 9, вырабатывающего

синхроимпульсы для БУ 3. К второму и

третьему информационным входам/выходам вычислительного блока 8 подключены

блок индикации 10 и блок регистрации 11. Третий-пятый управляющие входы первого коммутатора б соединены, соответственно, с выходами запись-считывание, выбор микросхем и синхроимпульс БУ 3.

УБП 1 предназначен для усиления регистрируемых ВП мозга до рабочего входного напряжения АЦП 2, осуществляющего преобразование входного аналогового напряжения в цифровой код, несущий

информацию с ВП мозга. Генератор 9 звуковых стимулов предназначен для формирования звуковых стимулов (щелчков), возбуждающих звуковой канал головного мозга с целью стимулирования его биоактивности, а также для генерации синхроимпульсов, синхронизирующих через БУ 3 работу блоков устройства. Реализация указанных .блоков, также как и блоков индикации 10 и регистрации 11 может быть

осуществлена по известным схемам, например, на базе типовых элементов вычислительной техники и цифровых микросхем.

Первый и второй блоки накопления А и 5 служат для когерентного, цикличного накопления информации, поступающей с выхода АЦП 2. При этом, в блоке 4 осуществляется последовательное накопление нечетных не оптимизированных выборок ВП мозга, а в блоке 5 - последовательное накопление четных не оптимизированных выборок ВП, в результа- те чего в блоках 4 и 5 параллельно формируются самостоятельные формы кривых ВП мозга, которые по мере увеличения времени накопления начинают приближаться к ис- тинной форме кривой ВП мозга, что выражается в росте коэффициента кросс-корреляции между результирующими формами кривых в первом 4 и втором 5 блоках накопления.

Блоки накопления 4 и 5 выполнены идентично и содержат каждый последовательно соединенные накопитель 12 и оперативное запоминающее устройство (ОЗУ) 13, информационные выходы и адресные входы которого являются, соответственно, выходом и входом блока накопления 4 (5). Информационные выходы ОЗУ 13, кроме того, связаны с входом буферного регистра (БР) 14, выход которого соединен с вторым ин- формационным входом накопителя 12, первый вход которого образует информационный вход блока накопления 4(5). Сброс информации в БР 14 осуществляется по сигналу с вычислительного блока 8, а стробирование записи - по сигналу входящего в блок накопления 4(5), синхронизатора 15, управляемого сигналами с 1-3-го выхода БУ 3 и с выхода строб 5 (строб 6) коммутатора 6, сигналы запись-считыва- ние и выбор микросхем (раздельные для блоков 4 и 5) которого управляют работой ОЗУ 13.

. Накопители 12 блоков;4 и 5 накопления служат для суммирования информации, по- ступающей с выхода АЦП 2 и по каналу обратной связи с БР 14 и могут быть построены на базе нескольких идентичных схем суммирования, например, на микросхеме К561ИМ1, соединенных по схеме последо- вательного переноса разряда переполнения. Количество схем суммирования определяется разрядностью информационного слова, полученного в результате накоп- ления входной информации. В приведенном примере реализации устройства, от приемника ВП мозга УБП 1 поступает через АЦП 2 десятиразрядное информационное слово , т.е. число, не превышающее 1024. По условиям эксперимента в некоторых случаях приходится производить до 30 накоплений, что соответствует числу 1024-30 30,72 103. Данное число можно записать в 16-ти двоичных разрядах. Исходя из этого, количество микросхем суммирования накопителя 12 должно быть в 4 раза меньшим разрядности числа, т.е. в представленном примере реализации достаточно использования 4-х микросхем.

ОЗУ 13 предназначено для запоминания текущей информации, поступающей с выхода накопителя 12 во время действия одного синхроимпульса генератора 9 звуковых стимулов, и хранения ее до прихода следующего синхроимпульса с генератора 9 звуковых стимулов, а БР 14 - для считывания из ОЗУ 13 информации, накопленной в нем во время действия предыдущего синхроимпульса генератора звуковых стимулов 9, и передачи ее на суммирование в накопитель 12 по линии обратной связи во время действия текущего синхроимпульса, инициирующего работу этого блока 4(5) накопления, причем, синхронизация записи информации в БР 14 с моментом считывания информации в него из ОЗУ 13 обеспечивается синхронизатором 15.

Для этих целей ОЗУ 13, БР 14 и синхронизатор 15 могут быть выполнены как показано на фиг. 2 на нескольких микросхемах К561РУ2 (ОЗУ 13), нескольких микросхемах К155ИЕ7 (БР 14) и микросхемах К561ЛА7 и К561ЛА8 (синхронизатор 15). Количество микросхем К561РУ2 определяет число разрядов информационного слова ОЗУ 13. и само определяется разрядностью выхода .накопителя 12, а число микросхем в БР 14 в 4 раза меньше разрядности выхода ОЗУ 13 (в рассматриваемом примере ч.исло указанных микросхем равно, соответственно, 16- ти и 4-м)..

Информационные входы микросхем К561РУ2 поразрядно подключены к выходу накопителя 1.2, образуя информационный вход ОЗУ 13. Адресные шины, шины запись-считывание (У1) и выбор микросхем .(У2) первой микросхемы ОЗУ 13 параллельно объединены с соответствующими шинами остальных микросхем и образуют адресный и управляющие входы ОЗУ 13, его выходная шина, образованная выходами всех микросхем, соединена с информационным входом БР 14 и является информационным выходом блока накопления 4(5), причем, выходы первых четырех микросхем ОЗУ 13 подключены к четырем информационным входам первой микросхемы БР 44, выходы пятой - восьмой микросхем ОЗУ 13 - четырем входам второй микросхемы БР 14 и т.д.

Входы обнуления всех микросхем БР 14 объединены и подключены к управляющей шине сброс, а объединенные входы строб-записи всех микросхем БР 14 подключены к выходу синхронизатора 15. Неиспользуемые в работе счетные входы микросхем БР 14 объединены и через сопротивление соединены с шиной питания +5 В.

Блок управления 3 предназначен для выработки управляющих сигналов, обеспечивающих запуск АЦП 2, организацию и синхронизацию процесса когерентного накопления информации в блоках 4 и 5, блокировку записи информации по завершению цикла накопления и запуск режима считывания накопленной информации блоком 8, а также инициализацию следующего цикла накопления информации по сигналу сброса с вычислительного блока 8.

Блок управления 3 содержит счетчик синхроимпульсов 16, формирователь адресов 17, реализующий запуск АЦП 2 и формирование адресов записи и считывания информации внутри блоков накопления 4 и 5 в процессе накопления ее , и два формирователя управляющих сигналов 18 и 19. Счетчик 16 синхроимпульсов служит для выработки на своем первом выходе (шестой выход БУ 3) сигнала, реализующего синхронизацию работы блоков 4 и 5 накопления в процессе накопления информации через формирователи 17-19 БУ 3 и коммутатор 6, а также для выработки на своем втором выходе (пятый выход БУ 3) сигнала готовность БУ, блокирующего процесс накопления по завершению текущего цикла его и перевод устройства в режим считывания информации вычислительным блоком 8. При этом, длительность одного полного цикла накопления определяется числом синхроимпульсов, поступающих на первый вход счетчика 16с генератора звуковых стимулов 9, переполняющим счетчик 16 (в рассматриваемом примере реализации это число равно 48 синхроимпульсам)..

Первый формирователь 18 управляющих сигналов служит для выработки на своих выходах сигналов запись-считывание и выбор микросхем для синхронизатора 15 блоков накопления 4 и 5 и коммутатора б, а второй формирователь 19 - для выработки сигнала разрешение записи, заводимого в синхронизатор 15. Все формирователи БУЗ и счетчик синхроимпульсов 16 могут быть построены на логических элементах И-НЕ и ИЛ И-НЕ с использованием типовых микросхем счетчиков (сч. 16, формирователь 17), триггеров (формирователи 17, 19) и регистров сдвига (формирователи 18,19), причем, в составе формирователя адресов 17 и

формирователя управляющих сигналов 18 логическими элементами 1/1-НЕ на базе микросхем К561ЛА7, связанных через RC- цепи, образованы генераторы служебных

импульсов 20 и 21, соответственно, частота которых обеспечивается подбором характеристик RC-цепей, и, в свою очередь, определяет частоту смены состояния (с логического О на логическую Г и обратно) на выходе

0 выбор микросхем формирователя 18, а также частоту смены адреса на выходе формирователя адресов 17. Для обеспечения цикла записи и считывания в момент изменения адреса подбором характеристик RC5 цепей частот импульсов генератора 21 формирователя 18 устанавливается в 4 раза превышающей частоту импульсов генератора 20 формирователя адресов 17, причем частота синхроимпульсов генератора звуко0 вых стимулов 9 задается такой, чтобы обеспечить за время действия одного синхроимпульса запись входной информации во все ячейки памяти ОЗУ 13 (в нашем примере их 256), т.е. должна быть в 260

5 раз меньше частоты импульсов генератора 20 формирователя адресов 17. Этим числом определяется объем записи информации в один из блоков 4(5) накопления по единичному синхроимпульсу. Пример выполнения

0 БУ 3 согласно описанной функциональной схеме его представлен на фиг. 4, где дана принципиальная схема БУ 3.

Первый коммутатор 6 предназначен для попеременной подачи к первому и второму

5 блокам накопления 4 и 5 управляющих сигналов с БУ 3 в цикле накопления информации, чем обеспечивается параллельное накопление информации в этих блоках, а при блокировании записи информации, по0 очередное подключение блоков 4 и 5 к вычислительному блоку 8, по управляющим сигналам с него, в режим считывания информации вычислительным блоком 8.

Он может быть выполнен в виде двух

5 идентичных каналов 22 и 23 подключения сигналов, собранных, например, на микросхемах И-НЕ К561ЛА7 и К561ЛА9 и ИЛИ- НЕ -К561ЛЕ5и К561ЛЕ10И D-триггера 24, общего для обоих каналов 22,23, соединен0 ных как показано на фиг. 5,

Коммутатор выходных сигналов 7 предназначен для поочередногб подключения информационных выходных шин первого и второго блоков накопления информации 4 и

5 5 к входным информационным шинам вычислительного блока 8, а также для подключения входных адресных шин блоков 4 и 5 накоплений при записи информации - к адресным шинам БУ 3, а при считывании ин- формацим - к адресным шинам

вычислительного устройства 8, Коммутатор 7 состоит также из двух каналов коммутации: информационных шин и адресных шин, собранных по известным схемам, например, на логических элементах 2И-2ИЛ И на микросхемах К561ЛС2, и отличающихся лишь количеством элементов в каналах - в информационном - 16 элементов, в адресном - 8 элементов. Стробирующие входы всех нечетных логических элементов микро- схем информационного канала объединены и. выведены на его входную шину, образуя вхрд строб-1 коммутатора, а информационные входы этих же логических элементов образуют многоразрядный информацией- ный вход коммутатора 7, связанный с выходом первого блока накопления 4. Объединенные стробирующие входы всех четных логических элементов информационного канала образуют вход строб-2 ком- мутатора 7, а их информационные входы - вход коммутатора 7, связанный с информационным выходом второго блока накопления 5. Аналогично организованы входы адресного канала, образуя входы строб-3 И стр.об-4 коммутатора 7 и его адресные входы, связанные с выходами БУ 3 и вычислительного блока 8. Выходы микросхем образуют, соответственно, информационный и адресный многоразрядные выходы комму- татора 7.

Вычислительный блок 8 обеспечивает установку блоков устройства в исходное состояние, организацию работы устройства в режиме считывания и обработки информа- ции и вычисление необходимых параметров для формирования и вывода выходных данных на терминальные устройства, а также сигнала на окончание процесса обследования. Вычислительный блок 8 может быть выполнен, например, в виде однокристалль- ной микроЭВМ, например, типа Хр1826ВЕ48, с буфером, например, на микросхеме К180018П1-033, обеспечивающим обмен управляющими сигналами между вы- числительным блоком 8, коммутаторами б и 7 и блоком управления 3, а также прием информация от блоков накопления 4 и 5, причем в функциональную схему вычислительного блока 8 входят блок, программной памяти (ПЗУ) и ОЗУ, служащие для хранения программы и поступающей информации, тактовый генератор, устройство последовательного обмена данными, обеспечивающее последовательный обмен информацией с блоками индикации 10 и регистрации 11, и центральное процессорное устройство, служащее для обеспечения работы вычислительного блока в соответствии С заложенной в него программой.

Все эти блоки микроЭВМ объединены восьмиразрядной шиной, через которую осуществляются междублочные пересылки команд и данных под управлением записанной в ПЗУ программы, алгоритм которой представлен на фиг. 6, чем обеспечивается выполнение данной микроЭВМ функций вычислительного блока 8, оговоренных выше. Программа, находящаяся в ПЗУ, сохраняется после включения питания. Система команд микроЭВМ содержит 86 инструкций языка макроасемблера ASM48, обеспечивающих выполнение различных арифметических операций, операций ввода-вывода и логических операций. ОЗУ должно содержать не менее 1130 16-тиразрядных ячеек, которые распределены следующим образом: буферы ВИР 1(х) - 256 ячеек, ВИР2(х) - 256ячеек, ВИР1(х)-256ячеек, ВИР2(х)-256 ячеек,/ (у) - 100 ячеек, х и у - 2 ячейки, Dx и Dy - 2 ячейки, SV и SV1 - по 2 ячейки. Взаимодействие вычислительного блока 8 с другими блоками устройства осуществляется через nopi ввода/вывода микро- .ЭВМ.

Устройство имеет три режима работы: накопления, считывания и обработки информации, причем, режимы накопления блоками4 и 5 и считывания вычислительным блоком 8 осуществляются циклично, сменяя друг друга, а режим обработки информации вычислительным блоком 8 осуществляется параллель ю текущему циклу накопления, начиная с второго цикла накопления.

В режиме накопления информации устройство работает следующим образом.

При включении питания и запуска программы в вычислительном блоке 8 обнуляются все ячейки его ОЗУ, вырабатывается импульс сброса, на управляющих шинах 1 и 3 и шине етроб-4 устанавливаются высокий уровень напряжения, а на остальных управляющих шинах - низкий уровень.

По сигналу сброс происходит: сброс информации в буферных регистрах 14 обоих блоков накопления 4 и 5, обнуление счетчи- ,ка синхроимпульсов 16 и установка в единичное состояние D-триггеров формирователей 17 и 19 блока управления 3, а также установка в исходное состояние D-триггера коммутатора б.

По заднему фронту сигнала сброс происходит запуск генератора звуковых стиму лов 9, синхроимпульсы с которого поступают в ВУЗ, а звуковые стимулы воз буждают звуковой канал головного мозга испытуемого, стимулируя его биоактивность, и сигналы ВП мозга начинают поступать на УБП 1 устройства.

По синхроимпульсу с генератора 9, БУ 3 начинает вырабатывать управляющие сигналы следующим образом.

По каждому очередному синхроимпульсу на шестом выходе БУ 3 (первый выход счетчика синхроимпульсов 16) формируется инвертируемый синхроимпульс, который поступает в коммутатор 6 и меняет состояние его D-триггера, обеспечивая, с частотой синхроимпульсов генератора звуковых стимулов 9, стробирование микросхем, подключающих к БУ 3 входы запись-считывание и выбор микросхемы первого - по нечетным синхроимпульсам, блока накопления 4 и второго - по четным синхроимпульсам, блока накопления 5.

По первым двум синхроимпульсам с генератора 9 на выходе формирователя 19 - выход разр.зап. БУ 3, вырабатывается сигнал высокого уровня, который меняется на низкий уровень по поступлению в БУ 3 третьего синхроимпульса и сохраняется по всем последующим синхроимпульсам до конца цикла накопления.

Каждый очередной инвертированный синхроимпульс с первого выхода счетчика 16 обнуляет счетчики формирователя адресов 17 и запускает его генератор 20 (см. фиг. 7а), который работает, пока не будет сформирован адрес последней ячейки памяти ОЗУ 13, работающего по данному синхро- .импульсу блока накопления 4 и 5.

С частотой импульсов генератора 20 формирователь 17 вырабатывает очередной адрес, через коммутатор 7 поступающий в ОЗУ 13 работающего блока накопления 4(5). Одновременно с изменением адреса осуществляется запуск АЦП 2, сброс регистра сдвига формирователя 18, т.е. перевод в инверсное состояние сигналов на его выходах запись-считывание и выбор микросхем и запуск его генератора импульсов 21 (см. фиг. 76).

С частотой импульсов генератора 20 АЦП 2 выставляет на свои информационные выходы очередные значения информационного сигнала в цифровой форме, а на шине ГТ-АЦП - управляющий сигнал, приводящий к последовательному заполнению с частотой импульсов генератора 21 выходов регистра сдвига формирователя 18 логическими единицами (см. фиг. 7в-е) и к формированию управляющих сигналов на выходах формирователя 18.

По каждому импульсу генератора 20 формирователя адресов 17 состояние выхода выб.мксх формирователя управляющих сигналов 18 меняется шесть раз от уровня логической 1 (сброс регистра формирователя 18) к уровню логического О и обратно.

причем, по переднему фронту первых трех импульсов генератора 21 состояние выхода выбор мксх (см. фиг. 7ж) меняется от уровня логической 1 к уровню логического О,

а по заднему фронту этого же импульса - возвращается к уровню логической 1. Четвертый импульс генератора 21 подтверждает уровень логической Г, установленный на выходе выб.мксх задним фронтом

0 третьего импульса генератора 21, и по цепи обратной связи отключает генератор 21 до прихода в формирователь 18 следующего импульса с генератора 20 формирователя адресов 17. При этом, на выходе зап.счит

5 формирователя 18, с задержкой от начала действия его генератора 21, равный периоду колебаний этого генератора, т.е. по переднему фронту его второго импульса, будет установлен уровень логической Г (см. фиг.

0 7з), сохраняющийся до конца действия импульса генератора 20.

Таким образом, за время действия одного импульса генератора 20 формирователя адресов 17, состояние выходов

5 выб.мксх и зап.счит. формирователя 18 БУ 3 будет меняться по переднему и заднему фронтам трех импульсов генератора 21 и в соответствующие им моменты на выходах выб.мксх - зап.счит. будут сформирова0 ны, соответственно, следующие состояния:

Л ..п Он НЛИ-н 1й 4П 4м Л П4 нл и

Г. По четвертому импульсу генератора 21, присутствующие на обоих выходах формирователя 18 сигналы логической 1я не ме5 няются и сохраняются до прихода в формирователь 18 следующего импульса генератора 10.

Работа блоков 4 и 5 накопления информации осуществляется идентично и пооче0 редно следующим образом.

При действии очередного синхроимпульса генератора 9, на входе стробирова- ния синхронизатора 15 одного из блоков 4(5) накопления присутствует сигнал высокого

5 уровня - строб 5 (строб 6) приводящий этот блок в активное состояние, а на том же входе синхронизатора 15 второго блока накопления 5(4) - сигнал низкого уровня, устанавливающий его в пассивное состоя0 ние.

В работающий по текущему синхроимпульсу блок 4(5) на информационный вход (вход ОЗУ 13) с частотой импульсов генератора 20 БУ 3 поступают, соответственно,

5 информационные сигналы и адреса ячеек памяти ОЗУ 13, на входе строб 5 (строб 6) синхронизатора 15 присутствует сигнал высокого уровня.

При действии первого в данном цикле накопления синхроимпульсов (первый импульс для блока 4 и второй синхроимпульс -для блока 5) на входе раз.зап. синхронизатора 15 присутствует сигнал высокого уровня, блокирующий перезапись информации из ОЗУ 13 в буферный регистр 14 на все время действия данного синхроимпуль- са. При этом, на выходе БР 14 присутствует нулевая информация, т.е. сигналы низкого уровня, которые с частотой стробирования, формируемой синхронизатором 15, поразрядно подводятся к второму инфррмацион- ному входу накопителя 12. Последний, во время действия первого для данного блока 4(5) в цикле накопления синхроимпульса, осуществляет пассивное сложение инфор- мации, поступающей на его входы с выходов АЦП 2 и БР 14 с постоянной выдачей результата сложения на информационный вход ОЗУ 13. Результат сложения нулевой информации с информацией, поступающей с выхода АЦП 2, из накопителя 12 поступает на соответствующие входные шины ОЗУ 13, на управляющих шинах которого сигналы меняются в соответствии с описанной работой БУЗ (формирователя 18).

При этом, при наличии сигнала низкого уровня на обоих входах управления ОЗУ 13 осуществляется считывание информации из ОЗУ на его выходные шины (без перезаписи в данном цикле работы в БР 14). При уста- новке высокого уровня сигнала на входе зап.счит.производится запись информации из накопителя 12 в ОЗУ 13, а при установке сигнала высокого уровня на входе выб.мксх - обеспечивается режим хране- кия информации.

При действии всех последующих текущих синхроимпульсов (начиная с третьего), сигнал на выходе разр.зап. синхронизатора 15 имеет низкий уровень. При этом, при наличии низкого уровня на входах зап.счит и выб.мксх осуществляется перезапись информации из ОЗУ 13 в БР 14, а при появлении сигнала высокого уровня на входе зап.счит.- этот процесс блокирует- сг. Информация, записывающая в этот момент в БР 14 из ОЗУ 13, устанавливается на выходных шинах БР 14, откуда она поступа-. ет на второй информационный вход накопителя 12. На выходе последнего таким образом будет формироваться результат сложения текущей информации с выхода АЦП 2 с ранее накопленной в данном блоке информацией, поступающей в накопитель 12, с выхода БР 14 по линии обратной связи. Результат сложения записывается в очередную ячейку ОЗУ 13 при появлении сигнала высокого уровня на его входе зап.счит., при низком уровне сигнала на входе выб.мксх. Этими же сигналами блокируется перезапись информации в БР 14. Появление сигнала высокого уровня на входе выб.мксх переводит ОЗУ 13 в режим хранения информации. Описанные циклы записи - считывания повторяются с частотой импульсов генератора 20 БУ 3, причем, за счет соответствующего подбора соотношения частот генераторов 20 и 21 циклы считывания и записи осуществляются в моменты смены адреса ячеек ОЗУ 13, работающего по текущему синхроимпульсу генератора 9 блока накопления 4(5). Когда адрес ячейки ОЗУ 13 данного бока 4(5) станет равным 256, происходит останов генератора 20 в формирователе адресов 17 БУ 3 до поступления в него следующего синхроимпульса с выхода генератора9, подключающего к БУЗ второй блок накопления 5(4) и прибавляющего единицу к содержимому счетчика импульсов 16 БУ 3. Таким образом, в блоке накопления 4 будет накапливаться информация по нечетным импульсам генератора 9 звуковых символов, а в блоке 5 -накапливаться информация по четным импульсам.

Работа устройства продолжается аналогично описанному, пока в счетчике синхроимпульсов 16 не накопится 48 импульсов, после чего по линии обратной связи в этом счетчике 1 б будет заблокировано прохождение синхроимпульсов на его первый выход, а на втором выходе счетчика 16 устанавливается сигнал высокого уровня Тт-БУ, запускающий через порт ввода информации в вычислительный блок 8 программу последовательного считывания им информации из первого 4 и второго 5 блоков накопления.

Работа устройства в режиме считывания осуществляется следующим образом.

Сменой сигналов на высокий уровень на шине строб-3 и на низкий уровень - на шине строб-4 через коммутатор 7 осуществляется переключение адресных шин ОЗУ 13 блоков накопления 4 и 5i от адресных шин БУ 3 к адресным шинам вычислительного блока 8, задающим адреса считывания ячеек ОЗУ 13 блоков 4 и 5.

Установкой потенциала высокого уровня на шине етроб-1 осуществляется коммутация к информационным шинам вычислительного блока 8 выходных информационных шин ОЗУ 13 блока накопления 4. Подачей сигналов низкого уровня на первую итретью управляющие шины коммутатора 6 через входы зап.счит. ОЗУ 13 блоков 4 и 5 блокируется запись в них информации из АЦП 2 и устанавливается режим считывания информации.

Подачей сигнала высокого уровня на управляющую шину 4 и низкого уровня на шину 6 коммутатора 6, на входе выб.мксх

блока 5 формируется сигнал высокого уровня, устанавливающий его ОЗУ 13 в режим хранения информации.

Подачей сигналов высокого уровня на шины 2 и 5 коммутатора 6 формируется сигнал низкого уровня на входе выб.мксх ОЗУ 13 блока 4, устанавливающий в нем режим считывания информации.

Считывание информации из ОЗУ 13 блоков 4, 5 накопления осуществляется в ячейки памяти ВИР1(х) и ВИР2(х) ОЗУ вычислительного блока 8 соответственно.

После записи информации в первую ячейку памяти ВИР1(х) из ОЗУ 13 блока 4 и ее запоминания, сменой уровня сигнала на низкий на 5-й управляющей шине коммутатора 6 устанавливается режим хранения информации в блоке 4 на время смены адреса, после чего на шине 5 коммутатора 6 вновь устанавливается сигнал высокого уровня и осуществляется запись во вторую ячейку памяти BHF2(x) вычислительного блока 8. Процесс поаторяется, пока не будут заполнены все ячейки (256) памяти ВИР 1(х). После этого, подачей сигнала низкого уровня на управляющую шину 5 коммутатора 6 устанавливается режим хранения информации в блоке 4, сменой сигналов с высокого7 уровня на низкий уровень на шине строб-1 и с низкого на высокий уровень на шине строб-2 осуществляется переключение входных .информационных шин коммутатора 6 с первого блока 4 накопления на второй блок 5, а подачей сигнала высокого уровня на управляющей шине б коммутатора 6 устанавливается режим считывания информации из блока накопления 5 в вычислительный блок 8.

Считывание информации из памяти блока 5 в ячейки ВИР2(х) вычислительного блока 8 осуществляется аналогично описанному, пока не будут заполнены все ячейки ВИР2(х), после чего на шине строб-4 коммутатора 7 устанавливается сигнал высокого уровня, а на шине строб-3 - низкого, переключающий адрес шины ОЗУ 13 блоков 4, 5 от вычислительного блока 8 к БУ 3. Подачей низкого уровня сигнала на управляющие шины 2, 5, 4, 6 коммутатора 6 и высокого - на шины 1, 3 осуществляется подключение к блокам 4, 5 управляющих выходов БУ 3. На шине сброс вычислительного блока 8 формируется импульс сброса, приводящий БУ 3, коммутатор 6; блоки 4 и 5 накопления и генератор 9 звуковых стимулов в исходное состояние, и осуществляется второй цикл накопления информации блоками 4 и 5 аналогично описанному выше.

Параллельно второму и последующим циклам накопления информации вычислительным блоком 8 осуществляется обработка информации, накопленной в предыдущем цикле в соответствии с заложенной в ПЗУ вычислительного блока 8 программой

(см. фиг. 6).

При этом, содержимое буфера ВИР1(х) складывается с содержимым ячеек буфера ВИР81(х) и результат записывается в буфер ВИР81(х), а содержимое буфера ВИР2(х)

складывается с содержимым буфера ВИР82(х) и результат записывается в буфер ВИР2(х). Поскольку в момент запуска программы содержимое буферов BHFS1(x) и ВИР82(х) было обнулено, на первом цикле

осуществляется просто перезапись содерт жимого указанных ячеек, а в дальнейшем в буферах ВИР81(х) и ВИР82(х) копится суммарная информация (по циклам накопления) от первого 4 и второго 5 блоков

накопления информации, соответственно. По мере накопления информации в этих бу ферах, формы ВП мозга приобретают детерминированный характер и становятся все более похожими друг на друга (по параллельным каналам). Оценка схожести этих форм осуществляется по подпрограмме расчет коэффициента взаимной корреляции центральным процессором вычислительного блока 8 между буферами ВИР$1(х) и

ВИР$2(х) после каждого обращения блока 8 к блокам 4 и 5 накопления по формуле

р 1/п(х.Ч-х)(У1+У)

rVDX Dy

где xi и yi - текущие значения, хранящиеся в буферах BHFS1(x) и BHFS2(x).

х и у средние арифметические значения ВИР81(х)и ВИР82(х), соответственно. Dx и Dy - дисперсия значений буферов

ВИР81(х) и ВИР82(х), соответственно.

п - количество .значений (ячеек), участвующих в расчете коэффициента корреляции (в нашем примере п 256).

Значения рассчитанных коэффициентов запоминаются в буфере р (у) и после фильтрации случайных выбросов, сравнивается с заданной константой. Фильтрацию осуществляют в связи с тем, что в первоначальные моменты, когда амплитудная составляющая шумового процесса во много раз превосходит составляющую полезного сигнала, может произойти случайное совпадение сигналов i (случайные выбросы) в буфе pax ВИР81(х) и ВИР82(х). Тогда

коэффициент корреляции будет высоким и произойдет ложный останов процесса накопления, а полученные кривые будут соответствовать не ВП мозга, а составляющей шумового сигнала7 процесса. Чтобы предотвратить данное явление, в программе предусмотрена цифровая фильтрация случайных выбросов, осуществляемая методом усреднения, т.н. методом скользящего окна. Коэффициенты корреляции, хранящиеся в буфере р (у) усредняются с шагом К, начиная с первого коэффициента. Чем больше шаг К, тем более плавной получается кривая. Подпрограмма фильтрации работает по следующей формуле:

Р (y)i Ј Р (У).

где i - точка, с которой начинается усреднение;

К - количество точек, участвующих в усреднении.

Как правило, К 5 - 10, что позволяет достаточно уверенно отфильтровать случайные выбросы. Произведя такую фильтрацию, мы избавляемся от ложных выбросов (совпадений) в начальные моменты -накопления информации.

После фильтрации случайных выбросов каждый расчетный коэффициент сравнивают с заданной константой и, в случае совпа- дения очередного, рассчитанного коэффициента С заданной величиной, прекращают процесс накопления, считая, что кривые,накоплеиные в буферах BHFS1(x) и BI/IFS2(x) похожи друг на друга с высокой степенью совпадения, т.е. представляют собой истинную кривую ВП мозга.

В случае, если р (у) меньше заданной константы, вычислительный блок 8 перехо- . дит к ожиданию сигнала готовности от БУ 3, по которому процесс ввода и обработки информации продолжается до тех пор, пока р (y)i не станет равен или больше заданной константы. Когда очередной коэффициент р (y)i const, на управляющую шину сброс вычислительного блока 8 подается сигнал высокого уровня, который останавливает генератор 9 звуковых стимулов, т.к. при этом, можно считать, что полученный в буферах BHFS1(x) и Bi/1FS2(x) информации соответствуют не случайные процессы, а сигналы ВП мозга, достоверно выявленные описанным выше образом.

На этом процесс накопления информации прекращается. Прекращение процесса накопления информации может произойти также в случае, если количество циклов накоплений достигнет предела, заложенного в памяти ПЗУ вычислительного блока 8 (порядка 60 циклов), раньте, чем коэффициент корреляции достигнет заданной величины константы. При этом, центральный процессор вычислительного блока 8 прекращает процесс накопления, т.к. полное заданное число циклов накопления является достаточным для получения достоверной кривой ВП мозга.

Далее, в соответствии с программой.

центральный процессор вычислительного

5 блока 8 складывает содержимое буферов

BHFS1(x) и BHFS2(x) и результирующую

кривую записывает в буфере ВИР51(х).

Таким образом, в буфере Bl4FS1(x) находится значение суммарной кривой моз0 га, полученной за весь период накопления, разделив которое на значение числа циклов накопления, хранящееся в счетчике вычислительного блока, получают истинные амплитудные значения кривой ВП

5 мозга, которые из вычислительного блока 8 выводятся на блоки индикации 10 и регистрации 11.

Формула изобретения

1. Устройство для анализа вызванных

0 потенциалов головного мозга, содержащее последовательно соединённые усилитесь биопотенциалов, аналого-цифровой преобразователь и первый блок накопления, генератор звуковых стимулов, блок управления,

5 вычислительный блок и соединенные с ним соответствующими шинами обмена блоки индикации и регистрации, а также два коммутатора, при этом синхровход блока управления подключен к выходу генератора

0 звуковых стимулов, вход пуска и выход готовности аналого-цифрового преобразователя подключены к четвертому выходу и соответствующему входу блока управления, первый и второй выходы блока управления

5 подключены соответственно к первому и второму управляющим входам первого блока накопления, первый информационный вход второго коммутатора соединен с выходом первого блока накопления, а его выход

0 - с информационным входом вычислительного блока, отличающееся тем, что, с целью сокращения времени обследования при обеспечении необходимой степени достоверности выделенных вызванных потен5 циалов мозга, оно снабжено вторым блоком накопления, информационный вход которо- .го подключен к выходу аналого-цифрового преобразователя, а выход - к второму информационному входу второго коммутато0 ра, первый адресный вход которого подключен к адресному выходу вычислительного блока, второй адресный вход к адресному выходу блока управления, а его адресный выход - к адресным входам пер5 вого и второго блоков накопления, выход Сброс вычислительного блока подключен к входам Сброс первого и второго блоков накопления, первого коммутатора, блока управления и генератора звуковых стимулов, четыре выхода стробирования вычислительного блока соединены с соответствующими входами второго коммутатора, а его выход управления подключен к соответствующему входу первого коммутатора, первый и второй управляющие входы второго блока накопления подключены соответственно к двум управляющим входам первого коммутатора и первому и второму выходам блока управления, третий выход которого соединен с третьим управляющим входом первого и второго блоков накопления, четвертый выход блока управления подключен к третьему входу управления первого коммутатора, а его пятый выход - к соответствующему входу вычислительного блока, четвертый, пятый и шестой входы управления первого и второго блоков накопления подключены к соответствующим выходам первого коммутатора.

2. Устройство по п. 1, отл и ч а ющ,ее- с я тем, что первый и второй блоки накопления выполнены идентичными и содержат

накопитель, первый информационный вход которого является информационным .входом блока накопления, буферный регистр, оперативное запоминающее устройство,

информационный вход которого соединен с выходом накопителя, адресный вход является адресным входом блока накопления, а выход является информационным выходом блока накопления и одновременно подключен к входу буферного регистра, информационный выход которого соединен с вторым информационным входом накопителя, и синхронизатор, первый, второй, третий и четвертый входы которого являются соответственно первым, вторым, третьим и четвертым входами управления блока накопления, а выход подключен к входу управления буферного регистра, вход Сброс которого является входом Сброс блока накопления, а два входа управления оперативного запоминающего устройства являются пятым и шестым входами управления блока накопления.

&

А

т

к « о

У SJ

о ж

t-l

&&

IV

жл.

Изобретение обеспечивает сокращение времени обследования функционального состояния структур мозга при стимуляции различных сенсорных путей за счет учета индивидуальных особенностей испытуемых и прекращения процесса накопления информации при достижении заданной степени достоверности выделенных кривых коротколатентных вызванных потенциалов мозга, что позволяет широко использовать данный метод обследования при проведении массовой диспансеризации населения с высокой точностью, обусловленной исключением искажений результатов обследования, вызванных утомляемостью и адаптацией испытуемых к воздействующим стимулам. Это обеспечивается путем осуществления процесса последовательного накопления информации в двух аналогичных параллельных каналах и прекращения процесса накопления информации при дости-. жении заданной величины коэффициента корреляции между кривыми ВП в параллельных- каналах накопления. Для этого адаптивный фильтр, содержащий усилитель биопотенциалов, аналого-цифровой преобразователь, генератор звуковых стимулов, блок управления, два коммутатора арифме- тическое решающее устройство и канал накопления информации, снабжен вторым аналогичным каналом накопления, включенным в схему адаптивного фильтра параллельно первому, а выполнение блоков устройства и связи между ними организовано так, что обеспечивает поочередное подключение каналов накопления к источнику информации - в процессе ее накопления, и к арифметическому решающему устройству - в процессе ее считыва- ния и обработки, осуществляемом в соответствии с программой, заложенной в арифметическом решающем устройстве. 1 з.п, ф-лы, 7 ил. СО с со О - 00

сигналов

Формирователь адресов

3

1

1-й18

формирователь

управляющих

сигналов

17

I

........... СНХР/ИМП

c6goc

Фиг.З

U

ивдачв. сигналов на управляющие пины для подключения информационных и адресных шин АРУЬ к первому каналу накопления 4 и приостаноки работы

-:----SLS,

ГСчитызавие информации из 1-го канала накопления 4 a oviten BUfl Кх)

Ввдача сигналов на управляющие шипы для подключения информационных и адрес- ных шин АРУВ ко 11-му каналу накоплен.о

Считывание информации иэ1Ьго канала накопления а в буфер BUR 2(x)

Увеличение сиетчика $Л на tf ....(uKI Л ,И)

Конец

Нет - накоплсний ,S/1 S3K1 «(ХЮ).

Нормирование сигнала на управ- ляощей шине АРУ8 для остановки генератора стимул.импульсов

13

Сложение содержимого Оуферов

в цвды и Bimau) ,

(ВШШ(х) .Ј(х1-ч-В1/Ш(х)

ГУсреднение значений буфера В 1 11 Itfi PgljxiyjHI.-r-BuMCx I

Расчет информативных параметров кривой ВЛ мозга и выдача их .на граДяисапей и печатающее уст-во

КОНЕЦ

(Риг. 6