Делитель частоты с регулируемым коэффициентом деления Советский патент 1979 года по МПК H03K23/02 

Стру1ктур.ная электрическая схема делителя приведена на чертеже.

Олисьиваемый делитель содержит ключ /, делитель частоты 2, блок коррекции 3, состоящий из счетчнков кмлульсов 4-6, приггерав 7-9, и логических элементов И 10-J2, счетчики-регистры J3-15, регистр памяти 16.

Входной сигнал продан на входную шину 17, на шину 18 подан сигнал, соответствующий целой части коэффициента деления, а на шины 19-21 подан сигнал, соответствующий дробной части коэффициента деления.

Принцип работы делителя заключается в следующем.

Для пояснения работы устройства коэффициент деления лредста1вим в виде

+ ,А-(I)

где FO 1; О К,- Л

1; я 1;

А - основание выбранной системы счисления.

В исходном состоянии .коэффициент деления занесен в регистр памяти 16 и счетчики-регистры 13-15. Счетчики импульсов находятся в нулевом состоянии. Состояние триггеров 7-9 запрещает прохождение импульсов на выходы логических элементов И 10-12.

Входная последовательность импульсов Xi поступает на вход ключа 1. При наличии на его запрещающих входах блокирующих импульсов на 1выход ключа 1 проходит количество им1пульсов

Х Х - X.

Последовательность импульсов Х поступает на вход делителя частоты 2. Количество выходных импульсов Хз, поступающее на вход блока жоррекции 3, определяется «ак:

у 2

3 - 1/

t п

Блок коррекции 3 осуществляет корректировку коэффициента деления методом подсчета импульсов з иа последовательно включенных счетчиках импульсов 4-6, сравнением состояний счетчиков и счетчиков-регистров 13-15 и преобразованием разницы их состояний с помощью триггеров 7-9 и логических элементов И в число импульсов, соответспнующее исходному состоянию счетчиков-регистров 13-15.

Выходной сигнал одного из триггеров 7-9, длительность которого определяется исходным состоянием соответствующего счетчика-регистра 13-15, поступая на второй вход соответствующего логического элемента И 10-12, пропускает на его выход число импульсов, представленное как

X,, X,.

Общее число блокирующих импульсов со всех логических элементов И 10-12 определяется

х Js S .- -,

где п I,

или

X.

X - -

Ко + У,

Таким образом, методом деления входной последовательности импульсов i на целую часть коэффициента деления и умножением результата деления на дрО1бную часть коэффициента с последующим вычитанием результата умнож ения из входной последовательности им1пульсов, получаем на выхоохе делителя частоты 2.

У

:

УО + 2;

Формула изобретения

Делитель частоты с регулируемым коэффициентом деления, содержащий ключ, первый вход которого соединен с входной

шиной, а выход подключен к входу делителя частоты, к второму входу которого подключен выход регистра памяти, блок коррекции, состоящий из Л последовательно включенных счетчиков имлульсов, первый

вход которого соединен с выходом делителя частоты, выходы соединены с входами управления ключа, и Л счетчиков-регистров, один выход каждого из которых соединен с входом соответствующего счетчика

импульсов блока коррекции, причем входы всех регистров соединены с шинами управляющих сигналов, отличаю щи и с я тем, что, с целью повышения надежности, в блок коррекции введены N триггеров и N

логических элементов И, вход каждого из которых соединен с соответствующим выходом блока коррекции, один вход соединен с входом соответствующего счетчика импульсов, к выходу каждого из которых подключей первый вход одного из триггеров,

второй вход которого подключен к второму выходу счетчика-регистра, соединенному с данным счетчиком импульсов, а выход триггера подключен к второму входу данного логического элемента И.

Источники информации, принятые во вниманиепри экспертизе изобретения:

1.Патент США № 3818354, кл. 328-41, 18.06.74.

2.Авторское овядетельство СССР № 564718, кл. Н 03 К 23/02, 18.04.75.