Цифровой вычислитель функций синуса и косинуса Советский патент 1979 года по МПК G06F15/34 

(54) ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬ СИНУСА И ХОСИНУСА

I Изобретение относится к области вычислительной техники. Известен специализиваронный вычислитель синуса и косинуса, содержащий счетчик аргумента, генератор тактовых импульсов, сумматоры приращений синуса и косинуса, формирователь знака квадрата 1J. Недостатком его является низкая точность. Известен также цифровой вычислитель синуса и косинуса, содержащий сдвиговый регистр, счетчик итераций, двоичный счетчик, схему сравнения, элементы И, ИЛИ, блок управления, блок задания, констант {2. Недостатком его является сложность; структуры. ., : Цель изобретения - упрощение вычислителя. Цель достигается тем, что устройство содержит генератор тактовых импульсов, два регистра, кольцевой регистр, коммутатор элементы И-НЕ, элемент НЕ, элемент задержки, причем входы первого регистра соединены со входом устройства, выходы трех старших разрядов первого регистра соединены со входами блока управления, выходы остальных разрядов первого регистра соединены с первой группой входов схемы сравнения, вторая группа входов которой соединена с первой группой выходов кольцевого регистра, вторая группа выходов которого подключена ко входам блока задания констант, выход схемы сравнения непосредственно и через элемент НЕ подключен ко входам ком мутатора, управляющий вход которого подключен к первому выходу блока управления, второй выход которого соединен со входом знакового разряда второго регистра, информационные входы которого соединены с выходами двоичного счетчика, вход которого соединен с выходом первого элемента И, первый вход которого соединен с. выходом первого элемента И-НЕ, второй вход - с первым выходом сдвигового регистра, второй и третий выходы которого соединены с первым н вторым входами первого элемента И-НЕ, третий вход которого соединен с первым выходом блока задания констант, четвертый вход первого элемента И-НВ соединен с выходом второго элемента И-НЕ, первый и второй входы которого соединены с четвертым и питым выходами сдвигового регистра, а третий вход второго элемента И-НЕ соединен со вторым выходом блока задания констант Третий выход которого соединен с первым «ходом второго элемента И, второй вход которого соединен с выходом коммутатора, а выход - со входом сдвигового регистра, выход счетчика итераций соединен непосредственно со входом записи второго регистра, а через элемент задержки и элемент ИЛИ со входом обнуления двоичного счетчика, второй вход элемента ИЛИ соединен с первой управляющей шиной вычислителя, вторая управляющая шина которого подключена к четвертому входу блока управления, вход счетчика итераций соединен с третьим входом первого элемента И, входом сдвигового регистра и первым выходом генератора тактовых импульсов, второй выход которого подкл.ючен ко входу кольцевого регистра. Устройство пpeдctaвлeнo на чертеже, на котором обозначены; регистр 1, блок управления 2, схема сравнения 3, кольцевой регистр 4, блок задания констант 5, элемент НЕ 6, коммутатор Г, регистр 8, двоичный счетчик 9, элемент И 10, элемент И-НЕ II, сдвиговый регистр 12, элемент И-НЕ 13, Элемент И 14, счетчик итераций 15, элемент ИЛИ 16, .элемент задержки 17, генератор тактовых импульсов 18, вход устройства 19, управляющий вход 20, вход 21. Устройство работает, следующим образом. На вход 20 подается логический уровень, определяющий вычисление синуса или косинуса. На вход 21 подается импульс начала вычислений, который обнуляет счетчик итераций 15 и через элемент ИЛИ 16 двоичный счетчик 9. Генератор, тактовых импульсов 18 выдает с первого выхода импульсы с часто. той F, а со второго выхода . Импульсы с частотой F поступают на кольцевой регистр 4, который.в каждом такТе формирует п + 1 разрядное случайное число. Это число сравнивается в схеме сравнения 3 с кодом угла, записанным в регистре 1. Если код угла больше случайного; числа, на выходе схемы сравнения 3 формируется логическая единица. Таким образом углу 0° соответствуют логические «О во всех тактах, а углу 90° - логические «1 со всех тактах. Коммутатор 7 в зависимости оТ сигнала управления со входа ВОн четверти, в которой находится угол (это определяется тремя старшими разрядами кода угла), выдает на вход элемента И 14 прямой или инверсный код. Элемент И 14 производит умноже-S- с выхода ние кода угла на константу блока задания констант 5. Сигнал с выхода элемента И 14подается на вход сдвигового регистра 12, который осуществляет сдвиг с частотой - (для иск.пючения автокорреляции между символа.ми). Обозначим р(ф) - Вероятность появления логической «Ь на выходе схемы сравнения. Тогда на всех выходах сдвигового регистра вероятность появления логической «I равна ((р). Поскольку элемент И осуществляет вероятное умножение, а инв(рсия производит вычита ние из единицы, на выходе элементна И-НЕ 13 вероятность появления логической «1 будет равна I - (xP(4)lll- 3 выходе элемента И-НЕ II {l.|(.|p())2,A(.J.p())2j ; на выходе элемента И 10 f Р(ф)11 -l(f Р(Ф)) 1 -J-(f РСФ))}; что равняется 1/2 simp (константы 2/3 и 3/16 получены с блока заданий констант). Так как вероятность появления логической «1 можно определить как количество логических единиц за п тактов, то число, накопленное в счетчике 9 за ( - 1) такт будет представлять вероятность на выходе элемента И 10, т. е. 1/2 sin;p. от результат переписывается в статистический регистр 8 по -сигналу переполнения из счетчика итераций 15. Знак присваивается сигналом из блока управления 2. Использование изобретения позволит упростить структуру вычислителя. По данному техническому предложению на предприятии изготовлен макет. Формула изобретения Цифровой вычислитель синуса и косинуса, содержащий сдвиговый регистр, счетчик итераций, двоичный счетчик, схему сравнения, элементы И, ИЛИ, блок управления, блок задания констант, отличающейся тем, что, с целью упрощения вычислителя, он .содержит генератор тактовых импульсов, два регистра, кольцевой регистр, коммутатор элементы ,И-НЕ( элемент .НЕ, элемент задержки, причем входы первого регистра соединены со входом устройства, выходы трех старших разрядов первого регистра соединены со входами блока управления, выходы остальных разрядов первого регистра соединены с первой группой входов схемы сравнения, вторая группа входов которой соединена с первой группой выходов кольцевого регистра, вторая группа выходов которого подключена ко входам блока задания ко.нртант, выход схемы сравнения непосредст ённо и через элемент НЕ . подключен .ко ходам коммутатора, управляющий вход которого подключен к первому вь1ходу блока управления, второй выход которого соединен со входом знакового разряда второго регистра, информационные входы которого соединены с выходами двоичного счетчика, вход которого соединен с выходом первого элемента И, первый вход которого соединен с выходом первого элемента И-НЕ, второй вход - с первым выходом сдвигового регистра, второй и третий выходы которого соединены с первым и вторым входами первого элемента И-НЕ, третий вход Которого соединен с первым выходом блока задания констант, четвёртый вход первого элемента

И-НЕ соединен с выходом второго элемента, И-НЕ, первый и второй ВХОДЕ которого соединены с четвертым и пятым выходами сдвигового регистра, а третий вход второго элемента И-НЕ соединен со вторым выходом блока задания констант/ третий выход которого соединен с первым входом второго элемента И, второй вход которого соединен с выходом коммутатора, а выход - со входом сдвигового регистра, выход счетчика итераций соединен непосредственно со входом записи второго регистра, а через элеМеит задержки и элементИЛИ со входом обнуления двоичного счетчика, второй вход элемента ИЛИ соединен с первой управляющей шиной вычислителя, вторая управляющая щи на которого подключена к четверто му входу блока управления, вход счетчика итераций соединен с третьим входом первого элемента И, входом сдвигового регистра и первым выходом генератора тактовых импульсов, второй выход которого подключен ко входу кольцевого регистра.

Источники информации, принятые во взимание при экспертизе

2.Авторское свидетельство СССР № 474811, кл. G 06 F 15/34, 1972.